16位加法器设计报告

《16位加法器设计报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、计算机组成原理课程设计报告题目16位加法器设计B院系信息科学技术学院专业计算机科学与技术班级11计本（2）教师学生学号11内容提要本设计在其他基本加法器的基础上改进为超前进位加法器，它避免了串行进位加法器的进位延迟，提高了速度。其主要分为四章，第一章为设计概述，主要介绍设计的任务、目标，以及设计环境，第二章为总体设计方案，其主要介绍本设计中系统设计的框架。第三章为仿真测试，给出了系统在仿真环境下波形测试结果，看是否满足题目要求。第四章为设计心得总结，主要是介绍在经过本次设计后，自己的一些心得体会。最后

2、还给出了本设计的一些参考文献。11前言计算机组成原理是一门实践性很强的课程；其课程设计目的在于综合运用所学知识，全面掌握微型计算机及其接口的工作原理、编程和使用方法；在设计中，通过小组协作提出设计方案，进行软件设计、调试，最后获得正确的结果，可以加深和巩固对理论知识的更好掌握，进一步建立计算机应用系统体概念，初步掌握单片机软、硬件开发方法，为以后进行实际的单片机软、硬件应用开发奠定良好的基础。本设计是利用74181、74182芯片组成了16位加法器的组间组内并行。。11目录1设计概述51.1设计任务5

3、1.2设计要求51.3设计环境52总体设计方案63仿真测试94设计个人总结10参考文献：10111设计概述1.1设计任务1、掌握MaxPlus2软件的使用方法。2、熟悉74系列芯片的组成和工作过程。3、掌握半加器，一位全加器的设计原理，掌握超前进位产生电路的设计方法。4、正确将电路原理图下载到试验箱中。5、正确通过实验箱连线实现一位二进制数的相加并得到正确结果。6、完成设计实验报告。7、完成课程设计答辩。1.2设计要求1、巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力

4、。2、学会使用MAX-PLUSⅡ软件设计电路原理图及功能模拟3、熟悉常用的门电路1.3设计环境MaxPlus2112总体设计方案1、半加器的设计原理半加器逻辑电路A=1SB&C半加器逻辑表达式S=半加器真值表ABCS00000101100111102、一位全加器的设计原理一位全加器逻辑电路11一位全加器逻辑表达式进位输出相加之和一位加法器真值表ABF00000010101001011001001100110110101111111、十六位并行加法器的设计思路1.先设计一个半加器然后两个半加器合并成一个

5、一位的全加器，最后用16个一位的全加器组合成一个16位的全加器；2.先设计一个一位全加器，然后16个并联组成一个16位全加器3.使用4片74181和1片74182芯片采用双重分组跳跃进位组成16位并行加法器这里我们组采用的是第三个方法来实现16位并行加法器的。2、十六位并行加法器的设计原理十六位并行加法器的逻辑电路741821174181十六位并行加法器的逻辑表达式5、ALU（74181）功能简介74181是一种具有并行进位的多功能ALU芯片，每片4位，构成一组，组内是并行进位。是4位的算逻单元，F为

6、输出的结果；S为ALU功能工作方式选择线：包括各种算术元算和逻辑运算等；CN为低位进位输入，CN4为高位进位输出；GN为进位产生函数；PN为进位传递函数；A、B位两个操作数；M位区别算术运算还是逻辑运算。通过与74182的级联操作，可以构造更多位数的加法器。6、ALU（74182）功能简介74182是一个产生组与组之间并行进位信号的部件。GN0、GN1、GN2、GN3为进位生成函数输入端；PN0、PN1、PN2、PN3为进位传递函数输入端；C1为最低位进位信号输入端；CX、CY、CZ为进位信号输出端；

7、GN、PN为以16位为一大组的进位传递函数和进位生成函数。113仿真测试波形图分析：0-50.0ns时间段，s3-s0=0000，M=1，此时为逻辑运算求A的非，输出结果到端口F15-F0；50.0-100.0ns时间段，s3-s0=0000，M=0，CN=1,此时为算术运算输出结果为A本身，输出到端口F15-F0。以后个时间段同理，S3-S0用于选择工作方式，M=1时为逻辑运算，M=0且CN=1时为算术运算。11波形图分析：74181ALU的算术/逻辑运算功能表工作方式及选择入S0S1S2S3正逻辑

8、输入或输出工作方式及选择入S0S1S2S3正逻辑输入或输出逻辑运算算术运算逻辑运算算术运算0000A非A1000A的非+BA加AB0001A+B的非A+B1001A，B异非的非A加B0010A非BA+B的非1010B（A+B非）加AB0011逻辑0减11011ABAB减10100AB的非A加AB的非1100逻辑1A加A0101B非（A+B）加AB的非1101A+B非（A+B）加A0110A，B异或A减B减11110A+B（A+B非）加A0111AB的非A