欢迎来到天天文库
浏览记录
ID:36663186
大小:1.64 MB
页数:44页
时间:2019-05-09
《《DRAM存储器》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、DRAM存储器与高性能存储器第3章存储系统教学内容DRAM存储器高性能存储器2教学要求掌握DRAM存储器的读写过程和刷新过程的原理。理解各个周期的特点,并能绘制图。理解EDRAM芯片的组成和工作原理。掌握内存条的功能和存储地址的分配。3教学重点DRAM的读写,刷新功能。内存的读写工作过程。4一DRAM存储器芯片1四管动态存储元写入操作:X,Y地址译码线为高电平,写入“1”时I/O为高,T2导通,T1截止;写入“0”时I/O为低,T1导通,T2截止。读出操作:加预充电压使T9,T10导通,位线电容充电。X,Y地址译码线为高电平,读“1”时,电容C2上有电荷,T2导通所以D上
2、的电荷会泄漏,变为低电压。5一DRAM存储器芯片保持状态:加预充电压使T9,T10导通,位线电容充电。X地址译码线为高电平,Y地址译码线为低电平。D上的电荷补充到A,B点使得T2,T1的状态维持下去。刷新的时候不读出,读出的时候不刷新。6一DRAM存储器芯片2单管动态存储元单管动态存储元电路由一个管子T1和一个电容C构成。写入:字选择线为“1”,T1管导通,写入信息由位线(数据线)存入电容C中;读出:字选择线为“1”,存储在电容C上的电荷,通过T1输出到数据线上,通过读出放大器即可得到存储信息。7一DRAM存储最小单元8DRAM存储元的记忆原理1、MOS管作为开关使用,信
3、息由电容器上的电荷量体现——电容器充满电荷代表存储了1;电容器放电没有电荷代表存储了03、写0——输出缓冲器和刷新缓冲器关闭;输入缓冲器打开,输入数据DIN=0送到存储元位线上;行选线为高,打开MOS管,电容上的电荷通过MOS管和位线放电5、读出1后存储位元重写1(1的读出是破坏性的)——输入缓冲器关闭,刷新缓冲器和输出缓冲器/读放打开,DOUT=1经刷新缓冲器送到位线上,再经MOS管写到电容上4、读出1——输入缓冲器和刷新缓冲器关闭;输出缓冲器/读放打开(R/W为高);行选线为高,打开MOS管,电容上存储的1送到位线上,通过输出缓冲器/读出放大器发送到DOUT,即DOU
4、T=12、写1——输出缓冲器和刷新缓冲器关闭;输入缓冲器打开(R/W为低),DIN=1送到存储元位线上;行选线为高,打开MOS管,位线上的高电平给电容器充电9二DRAM芯片的结构102 芯片的外观113DRAM存储芯片实例2116芯片地址线,锁存器,行列选址,数据线12小结DRAM与SRAM最大的不同是DRAM的刷新操作,最小刷新周期与介质相关。有控制信号,而没有片选信号。扩展时用信号代替信号。地址线引脚只引出一半,因此内部有两个锁存器,行地址选通信号和列地址选通信号在时间上错开进行复用。13实例例1:某一动态RAM芯片,容量为64K×1,除电源线,接地线和刷新线外,该芯
5、片最小引脚数目为多少?14三DRAM的周期读周期:行地址和列地址要在行选通信号与列选通信号之前有效,并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁存器。写周期:写命令信号必须在选通信号有效前有效。15三DRAM的周期刷新周期:刷新时,行选通信号有效,列选通信号无效。且刷新地址必须在行选通信号有效前有效,并保持一段时间。刷新周期:典型值2ms、8ms16ms;某些器件可大于100ms16有关DRAM的刷新刷新操作与读操作的类似,但不同。刷新仅给栅极电容补充电荷,不需要信息输出。刷新时整个存储器所有芯片一起刷新。无论刷新是由控制逻辑产生地址逐行循环刷新
6、,还是芯片内部自动刷新,都不依赖于外部的访问,对CPU是透明的。17四刷新方式分类集中式刷新分散式刷新背景某个存储器结构为10241024的存储矩阵。读/写周期为TC=0.5μs,刷新周期为8ms18集中刷新方式集中式刷新:将一个刷新周期分为两部分——前一段时间进行正常读/写;后一段时间作为集中刷新时间优点:对存储器的平均读/写时间影响不大,适用于高速存储器缺点:在集中刷新时间内不能进行存取访问——死时间读/写/保持刷新tctc012149750110238ms集中刷新方式8ms分成16000个TC(=0.5μs),只需1024个TC进行刷新19分散刷新方式分散式刷新:
7、前先用刷新的行数对刷新周期进行分割,再将分割好的时间分为两部分——前段时间用于读/写,后一小段时间用于刷新读/写7.8μs8ms刷新读/写7.8μs刷新异步刷新方式将8ms分割成1024个时间段,每段时间为8ms/1024=7.8125μs(取7.8μs),每隔7.8μs刷新一行,8ms内完成对所有1024行的一次刷新20四刷新方式例3:有一个16K×16的存储器,用1K×4位的DRAM芯片(内部结构与2114SRAM一致)构成,设读/写周期为0.1us,如单元刷新间隔不超过2ms,问:若采用集中式刷新方式,存储器刷新一遍最少
此文档下载收益归作者所有