数电课程设计报告万年历

数电课程设计报告万年历

ID:35250855

大小:420.00 KB

页数:15页

时间:2019-03-22

数电课程设计报告万年历_第1页
数电课程设计报告万年历_第2页
数电课程设计报告万年历_第3页
数电课程设计报告万年历_第4页
数电课程设计报告万年历_第5页
资源描述:

《数电课程设计报告万年历》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、北京工商大学《数字电子技术基础》课程设计报告学院:计算机与信息工程学院专业:信实学生姓名:薛子朦学号:1004060121课程设计题目:1.具有运算及存储功能的计算机2.数字万年历设计时间:2012/12.23至2012/12.26题目要求:一.运算存储计算机自行设计指令,实现两个数字相加或相减的运算,指令得到译码后控制存储器的相关元件,使数据输入目的地并用代码存在存储器里,用0、1字符串来表示;最后运算的结果要有所表示;可参考冯诺依曼计算机体系结构。二.数字万年历实现万年历数字显示功能,能显示准确的年(平年闰年)、月(大小月)、星期、日、小时、分钟、秒,并能实现上闹钟功能。一、设计目的1

2、、掌握不同集成芯片的逻辑功能及使用方法2、掌握加法器、存储器的工作原理3、掌握数字电子钟及万年历的组成及工作原理4、数字电子钟及万年历的设计与制作5、熟悉multisim电子电路设计及仿真软件的应用6、灵活运用课本知识解决实际问题7、锻炼主动思考的思维方式二、设计思路---运算、存储计算机1.74LS283超前进位并行加法器的串接可以计算八位二进制数的加法运算2.将输出的八位二进制数转换成三位十进制数,通过数码管显示3.通过8421BCD码编码器,将十进制数转化成四位二进制数4.选择74LS283超前进位并行加法器的组合形成8421BCD码加法器5.编码器与74LS283加法器相接,通过8

3、421BCD码加法器串接可以计算三位十进制数的加法运算,输出结果通过数码管显示设计思路---数字万年历1、设计60进制秒计数器,用来实现秒-分及分-时的计数功能2、设计24进制时计数器,用来实现时-日的计数功能3、设计31、30、29、28制天计数器,用来实现不同月份的月计数功能4、设计12机制月计数器,用来实现月-年计数功能5、设计7进制周计数器,用来实现日-周计数功能6、设计闰年平年不同月份不同进制逻辑电路7、设计调整时间电路8、整合所有电路并根据演示需要增加控制开关三、系统综述(运算、存储计算机)控制电路是总体电路的枢纽,是控制电路开启和关闭的部分。电路的控制可以采用多种方式,诸如开

4、关、脉冲等。本次设计主要侧重于三位十进制数(000到255)的输入,于是就要通过一个双掷开关来实现高低电平的输入,双掷开关的另外两头一个接高电平5伏电压,一个接地,通过开关的开和关来实现1和0的输入,这样就实现了电路的控制。本次设计一共用到54个双掷开关,其型号为SPDT。开关从下往上、从左往右依次来表示二进制数1到9的输入,其中开关都断开表示0的输入。在如图所示的部分开关电路中,J1到J9别表示1到9,实现了0到9的输入。编码电路是总体电路的第二部分,其主要作用是实现十进制数到二进制数的转换,本次设计中要用到的是10线-4线优先编码器74LS147,通过输入一个十进制数转换到了四位二进制

5、数,由于74LS147的输入和输出都是低电平有效,因此输出的是四位十进制数的反码,而后面要进行计算,则此时必须将输出的四个数接到非门,然后输出,这次设计中用到的非门为74LS05,可以实现反码的转换。加法电路是总电路的第三部分,也是总电路的中心环节,74LS283是中规模四位二进制超前进位加法器,它实现的是四位二进制数的相加,但是题目中要设计的是12位BCD码的相加,这样就需要用到3个加法器。BCD码是用4位二进制数表示1位十进制数,4位二进制数内部为二进制,BCD码之间是十进制,即逢10进1。采用判“9”电路,当和数大于9时,8421BCD码即产生进位,而此时十六进制则不一定产生进位,因

6、此需要对二进制数进行修正,即加上6(0110),让其产生一个进位,当和数小于9时,则不需要修正。将大于9的最小项列在卡诺图里,同时,还要考虑到,若相加产生进位,则同样出现大于9的结果,综合考虑,可得卡诺图为:S1S000011110S3S211111100011110通过上述的卡诺图,可得到修正和数的条件为L=C3+S3S2+S3S1,于是可通过一个非门(74LS05)、三个与非门(74LS00和74LS10)和两个加法器来74LS283来构建成一个新的加法器,这个新的加法器就可以实现一位8421BCD码的加法计算。本次设计中,要进行运算的是十二位字码的相加,需要将三个这样的新加法器串联在

7、一起,于是,将与非门出来的线与加法器向高位的进位端出来的线共同接到一个或门(74LS32)的两个入线端,然后将出线端接到下一个新加法器的低位进位输入端,这样就完成了8421BCD码的计算。译码电路是总体电路的第四部分,作用在于将加法器输出得到的十二位数通过译码器再转换为三位十进制数。输出电路是总电路的最后一部分,它的作用是显示最后的计算结果。当BCD码是0000时,显示0;当BCD码是0001时,显示1;当BCD码是00

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。