辐射探测前端读出集成电路可测性设计技术研究

辐射探测前端读出集成电路可测性设计技术研究

ID:35098671

大小:5.80 MB

页数:89页

时间:2019-03-17

辐射探测前端读出集成电路可测性设计技术研究_第1页
辐射探测前端读出集成电路可测性设计技术研究_第2页
辐射探测前端读出集成电路可测性设计技术研究_第3页
辐射探测前端读出集成电路可测性设计技术研究_第4页
辐射探测前端读出集成电路可测性设计技术研究_第5页
资源描述:

《辐射探测前端读出集成电路可测性设计技术研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码10699分类号TN492密级学号2013201659题目:辐射探测前端读出集成电路可测性设计技术研究作者刘辉学科、专业计算机系统结构指导教师胡永才申请学位日期2016年1月西北工业大学硕士学位论文(学位研究生)题目:辐射探测前端读出集成电路可测性设计技术研究作者:刘辉学科专业:计算机系统结构指导教师:胡永才2016年1月Title:Studyondesignandtestoffront-endreadoutASICforRadiationimagingByLiuHuiUndertheSupervisio

2、nofProfessorHuYongcaiADissertationSubmittedtoNorthwesternPolytechnicalUniversityInpartialfulfillmentoftherequirementForthedegreeofMasterofComputerArchitectureXi’anP.R.ChinaJanuary2016摘要摘要本论文源自国家重大仪器专项,重点研究了辐射前端读出电路。设计了一款64通路辐射前端读出电路原型芯片并测试。该研究对设计新颖的读出电路芯片有重要理

3、论意义和工程应用价值。本文的主要研究工作包括:1)开展了低噪声读出前端电子的系统设计方法研究。总结了诸如探测器电容,成形时间等参数对噪声性能的影响。2)开展了读出芯片测试技术的研究,开发了基于FPGA的测试系统,并完成了几款读出芯片的性能评估。3)开展了读出芯片阈值调节DAC的研究,完成了一款基于Current-Steering架构的DAC的电路设计、版图设计和流片测试。4)开展了读出芯片的可测性研究,完成了一款64通路前端读出芯片的设计。提出了多通道数据智能读出方案和增加内部测试电路等技术。采用数字自动综合技术

4、完成数字电路的版图设计,采用混合信号版图布局技术完成了芯片版图设计。本论文的主要创新点包括:1)提出多通道读出芯片的事件驱动型数据智能读出方案,简化了多通道读出芯片的数据传输和多芯片并联工作,为大规模多通道前端读出芯片的设计和测试提供了新思路与实验依据。2)提出了时间甄别器阈值调节和内置测试电路等测试方案,为读出芯片快速有效的测试提供新思路。使用TSMC0.35工艺设计了一款64通道低噪声前端读出原型芯片,裸片尺寸为-5000μm×5000μm;通过测试,获得ENC<150e,能谱分辨率小于5%的指标,达到设计要

5、求。使用TSMC0.18工艺设计了一款12位Current-SteeringDAC,裸片大小490μm×390μm;通过测试,验证了结构的合理性,极大地减小了面积。本论文的下一步工作是集成DAC,ADC,以及JTAG等以使整个读出系统更为智能化。关键词:辐射成像,前端读出,可测试性,Current-SteeringDACIAbstractAbstractTheprojectissupportedbytheNationalInstrumentMajorProject,focusingonthedesignandte

6、stoflow-noisefront-endreadoutASIC.Inthispaper,a64channelslownoisefront-endreadoutASICforradiationimaginghasbeendesignedandtested,whichhasimportanttheoreticalsignificanceandengineeringapplicationvalueforthedesignofthenovelfront-endreadoutchip.Themaincontributi

7、onsofthisworkarefollows:1)Studyonthetheoreticalanalysisandsystemdesignofthelownoisereadoutfront-endelectronics.Theeffectsofparameterssuchasdetectorcapacitanceandshapingtimeonnoiseperformanceareanalyzed.2)StudyonthetestsystemforreadoutASICs,thetestsystembasedo

8、nFPGAisdeveloped,andseveralchipsaretested.3)Studyonthetechnologyofthresholdcorrectionfordiscriminator.TheDACarchitecturebasedoncurrent-steeringisdesigned,includingcircuitdesign,layoutdesi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。