中子墙探测器前端读出电子学电路设计的改进

《中子墙探测器前端读出电子学电路设计的改进》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第31卷第6期核技术Vol.31,No.62008年6月NUCLEARTECHNIQUESJune2008中子墙探测器前端读出电子学电路设计的改进1,211,2111,21,2吴鸣苏弘彭宇李小刚马晓利千奕刘义才1(中国科学院近代物理研究所兰州730000)2(中国科学院研究生院北京100049)摘要本文介绍了一种基于复杂可编程逻辑器件设计的大规模探测器前端电子学系统电路，提出了一种优化的电路设计，它的主要功能是对中国科学院近代物理研究所在建的中子墙探测器的输出信号进行处理，实现了多路的信号甄别，能量-幅度装换(QAC)，时间-幅度转换(TAC)，多

2、道信号输出等功能。突出特点：采用新型DMOS开关，测量精度高、功耗低、速度快、元件少等。在大型探测器阵列前端电子学系统中有着广泛的应用前景。关键词探测器，CPLD，能量-幅度装换(QAC)，时间-幅度转换(TAC)，DMOS中图分类号TN78为开展放射性核物理的研究，我国第一条弹核间响应快、屏蔽特性好、性能稳定、易于控制、高碎裂(PF)型的中能重离子放射性束流装置——兰州集成度和高密度等。为满足这些要求，我们走改进放射性核次级束流线(RIBLL)在1997年7月建成并的经典模拟电路与数字控制电路相结合之路，对原投入运行。随后，冷却储存环(CSR)加

3、速器系统主有电路方案进行优化改进，设计出用于测量时间T环(CSRm)和实验环(CSRe)的放射性束研究装置相和电荷量Q的系统电路，如图1。继建成。中子墙是利用主环的高能量重离子束打靶数字集成电路技术的发展，出现了现场可编程产生的放射性束进行中子测定的实验装置，是逻辑器件(FPLD)，其中应用最广泛的是现场可编程RIBLLII实验终端开展放射性束物理以非对称核物门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。质性质研究的一个重要设备。CPLD器件集成度高、工作速度快、编程方便，几中子墙灵敏面积为1440mm×1440mm，分14乎适用于所有门阵列

4、和各种规模的数字集成电路。层，每层由18个探测单元构成。第1、2层探测单CPLD的连续式布线结构，使其时序延迟均匀和可元为80mm×80mm×1440mmBC400塑料闪烁晶体，预测，而FPGA的分段式布线结构，其延迟不可预两端通过光导耦合到光电倍增管(R7724)。第3~14测，且CPLD的速度快于FPGA，并有较大的时间层为量能器构型，每单元由5片80mm×10mm可预测性。CPLD的编程采用E2PROM或×1440mmBC400和5片80mm×4mm×1440mmFeFASTFLASH技术，无需外部存储器芯片。为此，相间叠成80mm×70mm

5、×1440mm的探测器主体，我们选用CPLD作为我们的逻辑控制系统的核心[2,3]两端通过光导与R7724耦合。奇数层探测单元沿x元件。方向排列，偶数层沿y方向排列。中子墙用于CSR主环放射性束实验中1GeV2主要单元电路与原理分析以下的中子测量，作为中子飞行时间(TOF)测量的2.1CPLD逻辑控制系统停止时间探测器，对于每个探测单元，由两端PMT读出信号时间差，提取中子的入射位置[1]。同时，基于CPLD器件设计的单稳态电路和逻辑控制要求测量沉积在中子墙中的能量。电路使用广泛，用其可实现常用单稳态电路的功能和一些逻辑控制功能。CPLD器件对输入

6、脉冲信号1基本思路与整体电路设计的宽度适应能力较强，最窄宽度可达ns量级。本设计中，CPLD实现了对DMOS开关、采样/保持电路现代的粒子物理和核物理实验广泛应用大规模的适时控制和对多道选通开关的逻辑控制。探测器，要求其后继电子学系统能量分辨率好、时——————————————国家自然科学基金项目(10675153)资助第一作者：吴鸣，男，1981年12月出生，现为中国科学院近代物理研究所博士研究生，主要研究方向为电子学与探测技术收稿日期：2007-07-31，修回日期：2007-11-02第6期吴鸣等：中子墙探测器前端读出电子学电路设计的改进47

7、7图1中子墙后继电子学系统结构框图Fig.1BlockdiagramofFront-endElectronicsforNeutronDetectionWall由甄别器进入CPLD的输入信号或外部控制信输入的系统时钟脉冲信号，OUT是单稳态脉冲展宽号，要按照不同要求进行精确的脉宽调节。利用电路输出的宽脉冲信号。DFF是D触发器，即是展CPLD器件构成的脉冲展宽电路的输出脉冲宽度稳宽脉冲的前沿产生电路，又是展宽脉冲宽度形成的定、准确，其仅与所用CPLD器件的工作速度有关，电路。TIMER是计数器，作用是控制展宽电路的宽尤宜于对窄脉冲进行展宽。且展宽脉冲

8、的前沿和输度。根据对脉冲宽度的要求，可采用不同进制的计入脉冲的前沿间的延迟恒定(从D触发器输入端到数器。本设计脉冲宽度的设