半导体辐射探测器前端读出专用集成电路研究

《半导体辐射探测器前端读出专用集成电路研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、中文分类号TP303学校代码10699密级非涉密学号2011100161西北工业大学博士学位论文（学位研究生）题目：半导体辐射探测器前端读出专用集成电路研究作者：甘波学科专业：计算机科学与技术指导教师：魏廷存2017年1月ResearchofFront-EndReadoutASICforSemiconductorRadiationDetectorsByGanBoUndertheSupervisionofProfessorWeiTingcunADissertationSubmittedtoNorthwesternPolytechnicalUniversityInpa

2、rtialfulfillmentoftherequirementForthedegreeofDoctorofComputerScienceandTechnologyXi’an，P.R.ChinaJan.2017摘要摘要以碲锌镉（CdZnTe）探测器为代表的新型半导体辐射探测器，因其具有较高的射线吸收率和能量转换率，可实现对超微量X/γ射线的高效检测，特别是可以在常温下使用。在环境放射性监测、矿物和地质勘查、安全检查、生物医学成像、空间探测以及高能物理实验等领域，CdZnTe探测器均具有广阔的应用前景。前端读出专用集成电路的功能是将探测器输出的微弱电信号进行放大、成

3、形和数字化，要求其具有低噪声、高精度、高速度、小面积、低功耗以及抗辐射等特点。本论文研究与设计实现了应用于CdZnTe探测器系统的前端读出专用集成电路，完成的主要研究工作如下：1.研究了半导体辐射探测器的信号读出与处理技术以及前端读出电路的单片集成技术。为了实现低噪声，对前端读出电路的主要模块进行了详细的理论分析和优化设计方法研究，包括前置放大器、漏电流补偿电路、极零相消电路、滤波成形器、峰值采样和保持电路、时间标记电路等。另外，分别针对便携式辐射探测仪以及辐射成像系统的应用需求，对前端读出芯片的系统结构进行了优化设计。2.针对便携式辐射探测仪以及空间探测等应用背

4、景，设计实现了一款低噪声单通道前端读出芯片。该芯片的能量通道采用前置放大器、滤波成形器、输出缓冲器的精简结构，并在前置放大器和滤波成形器的电路设计中进行了噪声优化，具有低噪声、低功耗、高线性度、抗辐射等特点。测试结果表明，该芯片的最大能量输入范围为200keV，非-线性度小于2%，输入等效噪声仅为52.9e，单通道功耗小于2.4mW，与CdZnTe探测241器联合测试时对Am辐射源的能量分辨率为5.9%，芯片的抗辐射能力满足空间应用的要求。3.针对生物医学成像、安全检查以及高能物理实验等应用背景，设计实现了一款用于辐射检测和成像系统的低噪声64通道前端读出芯片。采

5、用内含双源极跟随器的前置放大器以及高阶有源滤波器，并使得输出波形接近于高斯波形，有利于提高读出速度。同时，采用模拟时序控制电路以及多种串扰隔离技术减小了开关噪声的影响。测试结果表明，该芯片的增益为200V/pC，非线性度小于1%，单帧信号的读出速度约为10μs，-通道间的不一致性小于2.64%，串扰仅为0.22%，输入等效噪声为66e，单通道功耗小241于8mW，与CdZnTe探测器联合测试时对Am源的能量分辨率可达到4.4%，可用于检测能量低于200keV的X射线和软γ射线。4.研究了前端读出芯片的抗辐射加固设计技术。在芯片设计中，分别采用了版图级和电路级的抗辐

6、射加固技术。在版图层面，采用环形栅结构的NMOS晶体管并在其周+围加入P保护环以提高抗总剂量效应的能力。另外，通过在NMOS和PMOS晶体管之++间加入P型与N型的保护环以提高抗单粒子闩锁的能力。在电路层面，对商用CMOS数字单元电路进行了结构上的改进，并采用了具有双互锁存储单元的D触发器，以消除I西北工业大学博士学位论文数字电路中的单粒子瞬变和单粒子翻转错误。5.为了减小由于探测器中电子与空穴迁移率不同对辐射检测系统能量分辨率的影响，设计了一款与前端读出电路相匹配的上升时间甄别电路。该电路能够根据所设定的时间阈值对输入信号进行筛选，且时间阈值可调。典型仿真结果表

7、明，该模块电路能够准确地去除宽度大于400ns的输入脉冲信号，且时间分辨率小于20ns。本论文的主要创新点如下：1.基于对前端读出系统噪声性能的理论分析与推导，提出了一种低噪声前端读出电路的优化设计方法。该设计方法从理论出发，针对具体的应用需求，从核心运放结构、输入管尺寸选择、电路结构调整、达峰时间计算、电源噪声抑制等方面，对前端读出电路进行结构与参数的优化，以实现前端读出电路噪声性能的最优化。2.提出了一种适用于多通道前端读出电路的双输出电荷灵敏放大器电路结构。该电路中，以折叠式共源共栅放大器为核心，并选用源极接地的PMOS晶体管作为输入管，有效地降低了电源以及

8、环境噪声对