基于fpga地viterbi译码器设计与实现

《基于fpga地viterbi译码器设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Vi

2、terbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在XilinxISE8．2i环境下，用VHDL硬件描述语言编写程序，实现(2，l，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，l，9)、(3，l，7)和(3，

3、l，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSimSE6．0对各种模式的译码器进行全面仿真验证，XilinxISE8．2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文

4、设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。关键词：卷积码，Viterbi算法，FPGA，VHDLABSTRCTConvolutionalcodingisatypeofchannelcoding．Itiswidelyusedincommunicationsystems，suchassatellitecommunicationandwirelesscommunication．Viterbialgorithmisamaximumlikelihooddecodingalgori

5、thmforconvolutionalcodesandithasbeenconsideredasthebestdecodingalgorithmforitsadvantagesofgooddecodingperformance，highspeedandsimpledecoderstrIlcnlre．Withthedevelopmentofprogramminglogictechnology,theimplementationoftheViterbidecoderbasedonFPGAbecomesamainstre

6、amdesignmethod．Asdifferentconvolutionalcodesusedinthedifferentcommunicationsystems，are-configurableViterbidecoderismoreusefultomeetthesystemrequirements．AHi曲一SpeedViterbidecoderhasbeenimplementedbasedonFPGAinthispaper．TheimplementationalgorithmoftheViterbideco

7、derkeymodulesareexpatiatedafterthoroughstudyofViterbialgorithm．Inthedesign，thebranchmetricmoduleonlycalculatespossiblemetricseachtime，savingtheresource．Theadd-compare-selectmoduledesignedwinlfullparallel咖ctllretoachievehigherspeed．Thesurvivorpathmanagementmodu

8、leimplementedbasedon3-pointerevenalgorithmwhosepipelinestructureacceleratesthedecoding．AViterbidecoderfor(2，I，7)convolutionalcodeisdesignedwiⅡlVHDLinXilinxISE8．2iasaprototype．TheVi