可配置的viterbi译码器的fpga实现

可配置的viterbi译码器的fpga实现

ID:33230741

大小:2.64 MB

页数:53页

时间:2019-02-22

可配置的viterbi译码器的fpga实现_第1页
可配置的viterbi译码器的fpga实现_第2页
可配置的viterbi译码器的fpga实现_第3页
可配置的viterbi译码器的fpga实现_第4页
可配置的viterbi译码器的fpga实现_第5页
资源描述:

《可配置的viterbi译码器的fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西安电子科技大学硕士学位论文可配置的Viterbi译码器的FPGA实现姓名:张弓申请学位级别:硕士专业:通信与信息系统指导教师:白宝明20090101摘要卷积码作为一类重要的前向纠错码,同具有最大似然译码特性的Viterbi译码算法,广泛应用于各种数字通信系统。随着通信技术的持续发展,产生了许多新技术和新标准。不羼的通信标准采用不同的卷积码,以往固定参数的Viterbi译码核已不能满足应用的需要。兼容不同通信标准,支持参数动态配置的Viterbi译码核的设计与实现,具有重要的研究价值。本文以WiMAX、LTE和UMB无线接入标准为背景,在分析了Viterbi译码算法的基础上,综合考

2、虑资源使用和数据速率,给出了兼容三种标准、参数动态可配置的Viterbi译码核的FPGA设计。可配置的参数包括协议类型、回溯深度以及回溯的初始状态。这些参数与相应的输入数据同时送入译码器,在动态可配置情况下完成可靠译码。创新的数据流控制机制提供了大流量数据的可靠译码。译码器中合理使用的流水线结构保证了高速的数据速率。验证结果表明,译码功能正常可靠,可配置性良好。WiMAX配置情况下数据速率为100Mbps,LTE和UMB配置情况下数据速率为4Mbps。资源使用与相同配置的Altera译码核相当。关键词:卷积码Viterbi译码核动态可配置流水线Abstr‘actAsaclassof

3、importantforwarderrorcorrectingcodes,theconvolutionalcodeISadoptedextensivelyinvariouscommunicationtechniquesandstandards(e⋯gwi№Ⅸ,LTEandUMS),inconjunctionwiththemaximum—likelihoodperformance#achievedViterbidecodingalgorithm。Inparticularly,theparametersofconvolutionalcodesareusuallvdi珏打entinvar

4、iousstandards.NotethattheconventionalfixedViterbidecodingcoreisonlydesignedforsomefixedparametersandsuitableforac瞰ameol翻嗽tl越ea≤o鞋s锨da聪。Therefore,itisimportantandinterestingtodesignaflexibleViterbidecodingcorewhichiscompatiblewithvariousstandards,especiallyforsupportingintegratedservices.孙髓sthe

5、sis,withtheapplicationoftheconvolutionalcodemwirelessaccessst鼢d棚s(e。g.,WiMAX,LTEandtYMB)andthefullconsiderationoftrade。o纾be淅eeIlresou∞ceutilizationanddatarate,thedesignofaViterbicoreisinvestigatedbasedon也eanalysisoftheViterbialgorithm,whichsupportsthethreewirelessaCCeSSst8规ardsanddynamicparame

6、terization.Thecortfigurableparametersincludestandard鲫e,衄ce-backlengthandtheinitialstatefortrace—back.Theseparametersenterthedecodcr,togetherwiththecorrespondingreceiveddata,andthenthedecodingCanbepcrf01medreliably豫d嚣theconditionofdynamicconfiguration.Thenoveldatacontrolmecha赫smisin加ducedinthed

7、ecoderarchitectureforthepurposeofthereliabledecoclingformassivedataflow.Thepipelinearchitecture,whichisproperlyusedlnthewhokdecode毛improveshighdatarateobviously.Itisverifiedthatthecorrectandreliabl。decoding,alongwiththeconfigurabilitywo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。