基于ip核的viterbi译码器实现

基于ip核的viterbi译码器实现

ID:34479383

大小:252.23 KB

页数:4页

时间:2019-03-06

基于ip核的viterbi译码器实现_第1页
基于ip核的viterbi译码器实现_第2页
基于ip核的viterbi译码器实现_第3页
基于ip核的viterbi译码器实现_第4页
资源描述:

《基于ip核的viterbi译码器实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第36卷第2期信息化研究VoI.36No.22010年2月InformatizationResearchFeb.2010基于IP核的Viterbi译码器实现马金岭,刘桂敏。,梁凯(1.总参第63研究所,江苏省南京市210007;2.南京中德保护控制系统有限公司,江苏省南京市210003;3.河南柘城县供电有限责任公司,河南省柘城县476200)摘要:Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Vit—erbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了Viterbi译码的基本过程,接着

2、根据Viterbi译码器IP核的特点,分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法,并通过应用实例给出了译码器IP核的性能仿真。关键词:IP核;Viterbi译码器;增信删余中图分类号:TN764码的译码需要在一个预定的时间内,通过迭代算法选0引言择各种可能的路径,以找到最佳路径。通过把支路度卷积编码和Viterbi译码是一种高效的前向纠错量(局部距离)加到两个原状态的最佳路径度量上,得方法,广泛应用于卫星通信和移动通信中。Viterbi译到到达新状态(J)的两条路径的度量值,从这两条路码算法是用

3、于卷积码译码的一种最大似然算法,采用径的度量中选择一条新状态()的路径和度量。迭代译码原理。为提高译码性能,Hagenauer提出了软判决Viterbi算法(SOVA),该算法序列检测的概率最大,比硬判决提高2.2dB。早期人们主要使用Qual—COmB公司推出的译码芯片Q19OO,但是目前该芯片已经停产,科研人员因而转向采用FPGA和DSP去实现图1卷积编码的蝶形网格结构Viterbi译码。采用通用DSP具有灵活性强、开发成本低等特点,但是受到DSP速度的限制,译码速率较低。Viterbi译码算法提供了一种使数据一符号序列对于,rI公司的C54X系列,译码

4、速率可以达到几十(格子路径)度量最小化的方法。作为一种最大似然kBit/s;对于C64X系列,可达到1MBit/s左右,但硬算法解码器,Viterbi译码算法从接收序列中确定码序件成本太高。而采用FPGA实现的Viterbi译码¨,不列,并使其和原发送序列的匹配概率最高。通常,Vit·仅成本低,而且可达到较高的速率。但是如果采用erbi译码算法可分为分支度量(局部距离)计算、状态FPGA自行设计j,开发时间长,设计的模块灵活性较度量更新和回溯跟踪3个过程。差。Ahera公司专门针对Viterbi译码提供了IP核,功2Viterbi译码器IP核能强大,开发灵活

5、方便,大大缩短了科研人员的开发时间。本文首先简单介绍Viterbi译码算法的基本过程Ahera公司的Viterbi编译器6.1版本提供了使用及一些关键参数,接着介绍了Viterbi译码器IP核的Ahera器件实现Viterbi译码器设计的完全解决方案,使用方法,最后给出IP核实现的仿真结果。该编译器集成了高性能的软判决核函数,实现了宽范围的标准Viterbi译码。该IP核支持Ahera的Stratix、1Viterbi译码过程StratixII、StratixIIIStratixGX、StratixIIGXCyclone、卷积编码可用图1表示,这是一种蝶形网

6、格结构。CycloneII和CycloneIII等多系列器件。图中表出了各个状态沿相应路径,从一个状态到另一2.1设计向导个状态的所有可能的卷积编码的转换路径。图中.,表该IP核的设计向导界面中,重点是“参数化”阶示状态号,表示支路度量,S表示总状态数。卷积编段,结构(Architecture)分为并行结构(ParallelArchi—tecture),混合结构(HybridArchitecture);码设置(Code收稿日期:2009.12.20;修回日期:2010-01-09。·24·第36卷第2期马金岭,等:基于IP核的Viterbi译码器实现·研究与

7、设计·Set)就是卷积编码图案,可根据需要自行设定,Ⅳ是编是加比选单元个数。码码率的倒数,£是约束长度;参数(Parameters)主要3应用实例设置回溯深度(Traceback),一般选择6×L,每个符号的软值比特数(Softbits)根据需要设定。设置完成之3.1并行结构后,可生成IP核元件模块。并行结构译码器执行速率高,延时小,缺点是占用2.2吞吐量的资源较多。在对信息速率要求较高的场合一般采用IP核吞吐量表示该译码器能够提供的译码输出并行结构方式。数据能力。根据IP核数据手册J:IP核的具体参数如下:混合结构吞吐量=/Z,并行结构吞吐量=。卷积编码图

8、案设置为比较常用的GA=171,GB=这里.埘是译码

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。