基于vcp2协处理器的viterbi译码器实现

《基于vcp2协处理器的viterbi译码器实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于VCP2协处理器的Viterbi译码器实现针对LTE通信系统采用的卷积编码，介绍了采用TI公司多核定点DSP芯片TMS320C6670中内嵌的VCP2协处理器实现快速Viterbi译码的原理和方法，并在DSP硬件平台上对VCP2的译码性能进行了实验与分析。【关键词】TMS320C6670VCP2Viterbi译码误码率1引言卷积编码是3G和LTE等无线通信系统中广泛应用的信道编码方式，可以增强数字信号的抗干扰能力，提高通信系统的可靠性。本文介绍了一种新的快速信道译码的方案，即基于n公司高速多核定点DSP

2、芯片TMS320C6670中嵌入的第二代维特比译码协处理器(VCP2)实现卷积信道译码。卷积码的Viterbi译码算法通过使整个码序列成为一个最大似然序列，同时利用网格图的重复性结构，减少译码所需的计算次数。TMS320C6670中的Viterbi译码协处理器VCP2在333MHz时钟工作频率时能够处理76212.2Kbps的AMR语音信道，支持限制长度K为5、6、7、8、9,码速率为1/2、1/3和1/4的Viterbi译码。它使用欧氏距离衡量接收信号同分支标号之间的差异，即分支度量(BranchMetr

3、ic)。考虑到对称性，对于限制长度K，输入n比特，码速率1/R的卷积码，译码的每个时刻需要预先计算2(R?l)个分支度量作为输入。每个时刻均有2(K?l)个状态。可以通过比较进入某一状态不同路径的状态度量来决定幸存路径，并可以灵活地设置生成多项式及输出软判决或硬判决的译码结果。VCP控制寄存器负责控制整个译码过程，VCP2通过直接存储器访问单元EDMA3与片内L2存储器进行数据交换，从而和CPU协同完成译码任务。2VCP2译码的实现VCP2的译码需要进行分支度量、数据量化、寄存器设置和数据交互等工作，本文重

4、点介绍分支度量和详细的译码步骤。2.1分支度量Viterbi译码算法必须计算前一个状态到各个新状态的分支度量值。当采用硬判决输入时，分支度量值可用汉明距离表示。对于限制长度为K，输入为n比特，码速率为1/R的卷积码，译码的每个时刻需要预先计算(2R-1)个分支度量作为输入。设r(t)为初始符号，则针对不同编码速率R，BM算法迭代次数不同。当R=l/2时，算法为：BMO(t)=rO(t)+rl(t)BM1(t)=rO(t)-rl(t)2.2译码实现步骤(1)根据待译码数据预先计算其分支度量，写入指定的DSP缓

5、冲区。(1)分配DSP输出缓冲区，准备存储译码结果。(2)准备VCP2的寄存器配置参数，放在DSP的内存或外存，当VCP2启动时由EDMA3写入VCP2内部寄存器。(3)设置EDMA3通道29参数，由VCPXEVT触发，搬移VCP2配置参数到VCP2内部寄存器，搬移待译码数据的分支度量及量化值到VCP内部输入FIFO；设置EDMA3通道28参数，由VCPREVT触发，从VCP2输出FIFO搬移VCP译码结果到指定的输出缓冲区。(4)使能EDMA3通道28和29，使其可以响应VCPREVT和VCPXEVT同步

6、触发事件。(5)写“开始”命令到VCP2内部的命令寄存器VCPEXE，使VCP2生成VCPXEVT事件，触发EDMA3通道29，搬移配置参数和待译码数据的分支度量到VCP2。(6)VCP2译码完成后触发EDMA3，由EDMA3通道28搬移译码结果到指定的输出缓冲区，并产生到DSP内核的中断；DSP响应中断，对译码结果进行处理。3VCP2译码性能分析实验产生了固定长度的LTE信道数据并进行卷积编码，然后进行BPSK调制，将已调信号加入高斯白噪声，对含噪信号进行AGC、定标和防溢出处理，计算分支度量后将待译码数

7、据输入到VCP2中进行译码。最后，将译码结果与最初生成的随机序列相比较，计算其误码率。结果如图1所示。由图1可见，误码率随着信噪比的提高而降低，随着数据长度的增加而减小。在有限范围内误码率始终未超过50%，且当信噪比高于OdB时误码率很低(<20%)，高于1.5dB时误码率达到数量级。通过对不同码速率在同一高斯白噪声分量的标准差(Sigma)的比较还可以发现码速率越大则误码率越高。4结束语VCP2作为TMS320C6670的协处理器，在卷积码译码性能有较大的提高。用户只需通过简单的速率适配、数据量化和参数设

8、置就可以方便地实现高效的Viterbi译码，同传统硬件实现方法及软件译码算法相比具有巨大的优势。作者单位湖南信息学院电子信息系湖南省长沙市410151