(2,1,9)软判决viterbi译码器的设计与fpga实现

(2,1,9)软判决viterbi译码器的设计与fpga实现

ID:11496429

大小:73.20 KB

页数:6页

时间:2018-07-12

(2,1,9)软判决viterbi译码器的设计与fpga实现_第1页
(2,1,9)软判决viterbi译码器的设计与fpga实现_第2页
(2,1,9)软判决viterbi译码器的设计与fpga实现_第3页
(2,1,9)软判决viterbi译码器的设计与fpga实现_第4页
(2,1,9)软判决viterbi译码器的设计与fpga实现_第5页
资源描述:

《(2,1,9)软判决viterbi译码器的设计与fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、北京邮电大学硕上学位论文第一章绪论第一章绪论1.1研究背景和意义1.1.1研究背景提高信息传输的可靠性和有效性是通信系统一直追求的目标,随着现代通信的发展,人们对传输的可靠性和有效性的要求也越来越高。纠错码是提高信息传输可靠性的一种重要手段。卷积码作为一种有效的信道编码方式己经得到广泛的应用,它与维特比(Vitethi)译码算法共同实现了前向纠错,从而改进了在多噪声及衰落信道下译码的准确性,增强了数字通信系统的性制11〔21。现代信息和编码理论的奠基人香农(Shannon)〔21在1948年提出了著名的有噪信道编码定理,在定理中香农(Shanon

2、)给出了在数字通信系统中实现可靠通信的方法以及在特定信道上实现可靠通信的信息传输速率上限。同时,该定理还给出了有效差错控制编码的存在性证明,从而促进了信道编码领域研究的快速发展。卷积码是Elias等人在1955年提出的是一种非常有前途的编码方法,尤其是在其最大似然译码算法一维特比译码算法提出之后,卷积码在通信系统中得到了极为广泛的应用。其中约束长度K=7,码率为1/2和1/3的Odenwalder卷积码已经成为商业卫星通信系统中的标准编码方法。在“航海家”以及“先驱者”等太空探测器上也都采用了卷积码作为其差错控制编码方法。在移动通信领域,GSM采

3、用约束长度K_5,码率为1/2的卷积码;在IS95.CDMA中,上行链路中采用的是约束长度K=9,码率为1/3的卷积码,在下行链路中采用的是约束长度K=9,码率为1/2的卷积码。特别在第三代移动通信标准中也是以卷积码以及与卷码相关的编码方法作为差错控制编码方案的。Viterbi译码器实现的两大主流是:基于DSP开发和基于ASIC技术开发。前者是在DSP上进行软件设计,具有算法设计灵活,升级方便,精度可编程控制等优点,但是存在处理速度慢,成本高,资源利用率低等缺点。基于ASIC技术开发的Viterbi译码器则可以很好地克服这些缺陷,过去由于硬件技术

4、水平较低而很少采用,但随着微电子技术的发展,可编程器件性能的提高,ASIC实现北京邮电人学硕一f:学位论文第一章绪论方式越来越成为设计的主流,而且随着Viterbi译码算法的深入研究,其硬件复杂性问题得到越来越好地解决。在现代通信系统中,图象、语音、数据、视频的多种业务复用,数据的传输率越来越高,对系统的处理速度要求也越来越高,为了数据的实时传输,必须有高速处理信息的能力。采用DSP方式开发的Viterbi译码器越来越难以满足高速数据吞吐率的需求,而必须采茫粒樱桑梅绞嚼词迪帧?随着微电子技术的发展,系统设计师们更愿意自己设计专用集成电路(ASIC

5、l芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中,因而出现了现场可编程逻辑器件(FPLD),其中应用最广泛的当属现场可编程门阵歹U(FPGA)和复杂可编程逻辑器件(CPLD)。1985年Xilinx公司推出第一片FPGA至今,FPGA已经历了十几年的发展历史,占据了巨大的市场,逐渐取代了ASIC,其原因在于FPGA不仅解决了电路系统小型化、低功耗、高可靠性等问题,而且其开发周期短、开发软件投入少、芯片价格不断降低,特别是对小批量、多品种的产品需求,使FPGA成为首选。电路设计人员使

6、用FPGA/CPLD进行电路设计时,不需要具备专门的集成电路深层次的知识,随着现代EDA技术的发展,借助高性能EDA软件来辅助设计,可以使设计人员更能集中精力进行电路设计,快速将产品推向市场。随着半导体亚微米技术的发展,FPGA的芯片密度己经达到了百万门级甚至千万门级,它的设计越来越接近于ASIC的设计,价格也越来越接近ASIC,因此FPGA也被称为可编程的ASIC。在某些应用领域己出现FPGA取代了ASIC的趋势,它们之间的互相竞争也进一步推动了半导体技术的发展。1.1.2研究意义本文中设计的Viterbi译码器是工作在无线多媒体传输系统基带处

7、理芯片上的一个模块。该芯片采用了软件无线电的设计思想,完成包括数字变频、载波同步、信道编解码、扩频解扩、调制解调、发送成型滤波等功能。该芯片的所有功能在一块大容量高密度的FPGA来实现,按照项目的计划,分别完成各个功能模块的设计和实现。Altera和Xilinx公司都已推出自己的Viterbi译码器IP核,并且这些IP核可以根据自己的要求来进行配置,例如:Altera公司的Viterbi译码器IP核可以根据约束长度、编码效率、译码速度等要求进行配置,基本可以满足用户的需求。不过,这些IP核的使用价格却非常昂贵,由于是通用的设计,性能并不能够达到最

8、佳,而且不提供设计的源代码,这对于以后的工作是很不利的。因此开发一款高性能的符合项目要求的Viterbi译码器具有重要的意义。一4一北京

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。