集成电路系统设计实验

集成电路系统设计实验

ID:29917134

大小:377.00 KB

页数:18页

时间:2018-12-25

集成电路系统设计实验_第1页
集成电路系统设计实验_第2页
集成电路系统设计实验_第3页
集成电路系统设计实验_第4页
集成电路系统设计实验_第5页
资源描述:

《集成电路系统设计实验》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实验一集成电路系统EDA软件使用简介(基础性实验)一实验目的1、了解利用QuartusII8.0软件开发数字电路的基本流程以及掌握QuartusII软件的详细操作。2、了解使用VHDL原理图设计进行集成电路系统设计的实现方法。3、掌握QuartusII8.0软件开发数字电路的基本设计思路,软件环境参数配置,时序仿真,管脚分配,并且利用JTAG接口进行下载的常规设计流程。二实验前的准备1、将红色的MODUL_SEL拨码开关组合的1、2、8拨上,3、4、5、6、7拨下,使数码管显示当前模式为:C1.2、检查JTAGTOUSB转换接口和USB连接线的连接,并且将JTAG线连接到核心

2、板上的JTAG接口(核心板的第二个十针的插口)处。三实验要求学习使用QuartusII8.0软件,掌握VHDL文本描述和原理图描述的RTL级描述方法。四实验内容(一)了解门电路元件库1、新建原理图设计文件,并在原理图设计文件的基础上插入各种基本门电路元件,包括与门、或门、非门、异或门等。2、利用原理图图形编辑窗,将基本门电路元件进行连接,形成布线。3、为连接好的门电路组合电路添加输入和输出端口。(二)了解逻辑电路的仿真1、保存原理图设计文件,新建时序仿真文件。2、将各端口的信号标出,并对其实施功能仿真或时序仿真。并将仿真波形写入实验报告。(三)了解原理图文件的综合和下载1、对

3、原理图文件进行综合和引脚连结。2、将对应FPGA端口连接至原理图电路端口中,并将原理图文件综合后的网表文件下载到FPGA中,进行功能验证。3、将硬件功能情况描述记录于实验报告中。实验二多选一选择器电路的设计(设计性实验)一实验目的1、了解利用QuartusII8.0软件开发数字电路的基本流程以及掌握QuartusII软件的详细操作。2、了解使用VHDL原理图设计进行集成电路系统设计的实现方法。3、掌握QuartusII8.0软件开发数字电路的基本设计思路,软件环境参数配置,时序仿真,管脚分配,并且利用JTAG接口进行下载的常规设计流程。二实验前的准备1、将红色的MODUL_S

4、EL拨码开关组合的1、2、8拨上,3、4、5、6、7拨下,使数码管显示当前模式为:C1.2、检查JTAGTOUSB转换接口和USB连接线的连接,并且将JTAG线连接到核心板上的JTAG接口(核心板的第二个十针的插口)处。三实验要求学习使用QuartusII8.0软件,掌握VHDL文本描述和原理图描述的RTL级描述方法。四实验内容(一)2选1多路选择器的设计1、新建原理图设计文件,并在原理图设计文件的基础上建立2选1多路选择器设计原理图文件。并保存为工程mux21a图2选1多路选择器元件图2、对2选1多路选择器进行时序仿真,给出仿真波形,写入实验报告。(二)4选1多路选择器的设

5、计1、新建原理图设计文件,并在原理图设计文件的基础上建立4选1多路选择器设计原理图文件,保存工程为mux41a2、对4选1多路选择器进行时序仿真,给出仿真波形,写入实验报告。(三)多路选择器的硬件功能调试1、将2选1多路选择器和4选1多路选择器的设计方案进行综合、编译,并将设计方案下载到FPGA中,给出硬件工作情况,并写入实验报告。实验三一位全加器电路的设计(设计性实验)一实验目的1、了解利用QuartusII8.0软件开发数字电路的基本流程以及掌握QuartusII软件的详细操作。2、了解使用VHDL原理图设计进行集成电路系统设计的实现方法。3、掌握QuartusII8.0

6、软件开发数字电路的基本设计思路,软件环境参数配置,时序仿真,管脚分配,并且利用JTAG接口进行下载的常规设计流程。二实验前的准备1、将红色的MODUL_SEL拨码开关组合的1、2、8拨上,3、4、5、6、7拨下,使数码管显示当前模式为:C1.2、检查JTAGTOUSB转换接口和USB连接线的连接,并且将JTAG线连接到核心板上的JTAG接口(核心板的第二个十针的插口)处。三实验要求学习使用QuartusII8.0软件,掌握VHDL文本描述和原理图描述的RTL级描述方法,掌握元件例化的描述方法。四实验内容(一)双2选1多路选择器的设计1、新建双2选1多路选择器的原理图设计文件M

7、UXK,并保存工程,工程名MUXK。2、载入实验二中的2选1多路选择器的原理图文件mux21a,并将其保存为一元件(元件例化),元件文件放置于Dmux21a工程目录下。3、利用2选1多路选择器的元件,完成双2选1多路选择器的设计。4、对双2选1多路选择器的设计方案进行时序仿真,给出仿真波形,写入实验报告。图双2选1多路选择器元件图(二)一位全加器的设计1、一位全加器可通过半加器的组合来实现。其中半加器的实现可通过原理图得到。图半加器元件图及真值表2、建立工程f_adder,建立全加器原理图文件f_add

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。