2010秋集成电路系统设计基础试卷(电科)

《2010秋集成电路系统设计基础试卷(电科)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、2010学年第1学期　考试科目：集成电路系统设计基础考试类型：（闭卷）　　　考试时间：　45　分钟学号姓名07年级班专业电科题号一二三总分得分评阅人一、选择题（本大题共10小题，每题2分，总计20分）1．下列电子器件中属于有源器件的是A.电感器B.集成电路C.半导体二极管D.变压器2．下列工艺不属于IC制造中的前道工艺A．外延淀积B.划片C.光刻D.热处理3．以下所列的哪一种结构不属于半导体器件的最基本构成元素A.PN结B.MESC.MOSD.BJT4.集成电路的载体中，不属于表面贴装技术（SMT）A.DIP；B.BG

2、A；C.TQF；D.SOP5．下列集成电路有源器件工艺中，潜在速度最高的是：A．CMOSB．NMOSC．BiCMOSD．GaAs6．在工艺的晶体管结构中存在大量可高速迁移的电子即二维电子气。A．MESFETB．HBTC．HEMTD．CMOS7．硅栅工艺出现后，MOS制作工艺得到了极大的改善，其原因主要是：A．形成了自对准技术B．硅栅比铝栅成本低4C．硅栅容易制作；D．器件集成度更高8，以下集成电路器件中，不属于双极型器件的是：A.SBDB.PN结二极管C.PNP型三极管D.NPN型三极管9．下列集成电路设计的表示方法中，不

3、属于半定制设计方法的是：A．CBIC；B.GA；C.ISPD.GS10．集成电路设计的最终结果是A．电子产品；B.电路图；C.版图D.晶体管二、填空题（本大题共10小题，每题3分，总计30分）1．平面工艺（Theplanarprocess）利用和等技术在半导体晶片的表面层制作二极管或晶体管等器件，然后再用光刻技术将金属膜制成互连线，将这些器件联结成一个电路，从而形成集成电路。2．集成电路工艺中主要影响光刻分辨率的参数是和。3．摩尔定律是。4．阱CMOS工艺以P型单晶硅外延为衬底，在衬底上直接制作NMOS，这种工艺经常使用。

4、5.同质外延的目的是用同质材料形成具有不同的，因而具有不同性能的晶体层。外延生长后的衬底适合于制作有各种要求的器件与IC，且可进行进一步处理。6．技术将几到几十种工艺上兼容的芯片拼装到一个宏芯片上然后以步进的方式排列到一到多个晶圆上，这样可使昂贵的制版和晶圆片加工费用由几十种芯片分担。47．CMOS传输门是由传输门和传输门共同组成的，当控制信号VÆ为高电平时，导通。8．MOSFET尺寸按比例缩小的主要含义是指：同时减小MOS管的几何尺寸，可保持不变，但导致器件占用面积减小，电路集成度提高。缩小MOSFET尺寸是VLSI发展

5、的总趋势！9．半导体集成电路薄膜制备的主要工艺有：、、、。10．我国集成电路自上世纪80年代起，逐步形成、和封装测试业三业分离的格局；但其发展并不平衡。三、判断题，正确的在括号内打“√”，错误的打“×”（本大题共10小题，每小题1分，总计10分）1．在杂质半导体中多子载流子的数量主要与温度有关。（）2．FPGA和CPLD是一种已完成了全部工艺制造，但不具备任何逻辑电路功能的数字电路器件。（）3．掺杂材料与材料系统的区别在于：掺杂材料的掺杂原子比率很高，材料系统的外来原子比率很低。（）4．多芯片封装（MCM）技术是将两个以上

6、已封装的小型电子元器件通过基板进行微互连，将外引线引至输出，并按标准集成电路的封装形式进行封装，形成单封装体集成电路。（）5．耗尽层也叫空间电荷区，其内部存在大量杂质离子，因此具有良好的导电能力。（）6．在MOS及双极器件中，多晶硅常用于制作栅极、形成源极与漏极（或双极器件的基区与发射区）的欧姆接触。（）7．4HBT与BJT相比具有很高的速度和工作频率，它是由两种带隙宽度不同的半导体材料构成的结形成的晶体管，其中以宽带隙半导体材料制作发射区，以窄带隙材料制作基区。（）8．随着工作频率的增加，一些诸如互连线的IC元件的尺寸变

7、得很大，以至于它们可以与传输信号的波长相比，这时这些元件应定义为集总元件。（）9．MOSFET的温度特性表现为随着温度升高，迁移率和阈值电压都相应降低。（）10．IC版图设计规则规定：下图中箭头X表示宽度，Y表示间距，Z表示交叠。（）XYZ4