数7 fpga第三轮讲稿

数7 fpga第三轮讲稿

ID:25552130

大小:2.12 MB

页数:39页

时间:2018-11-20

数7 fpga第三轮讲稿_第1页
数7 fpga第三轮讲稿_第2页
数7 fpga第三轮讲稿_第3页
数7 fpga第三轮讲稿_第4页
数7 fpga第三轮讲稿_第5页
资源描述:

《数7 fpga第三轮讲稿》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电气信息技术FPGA实验讲稿北京航空航天大学电工电子中心2009年10月12日2021/7/31电气信息技术实践基础FPGA实验的目的一、熟悉一款实验设备-KH31001二、学习一种硬件描述语言-VHDL三、掌握一款FPGA-Cyclone1C6Q四、熟悉一种集成开发环境-QuartusII-5.02021/7/32数字器件的种类2021/7/332021/7/34PLD应用实例2021/7/35主要PLD厂商ALTERA是最大可编程逻辑器件供应商之一。开发软件为MaxplusII和QuartusII。XILINXFPGA的发明者。开发软件为Foundition和ISE。全球PLD/F

2、PGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。LatticeLattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展,与ALTERA和XILINX相比。中小规模PLD比较有特色。ACTEL反熔丝(一次性烧写)PLD的领导者,由于反熔丝PLD抗辐射,耐高低温,功耗低,速度快,所以在军品和宇航级上有较大优势。2021/7/36硬件描述语言硬件描述语言(HardwareDescriptionLanguage)。硬件描述语言的作用:描述硬件的逻辑结构。硬件描述语言的种类:VHDL,Verilog等20

3、21/7/37实验箱结构框图2021/7/38实验箱实物图2021/7/39LED×322021/7/3107段(独立/扫描)显示器×82021/7/311VHDL工程设计流程图2021/7/312VHDL程序设计基本结构和程序设计例子a、b:输入端端口名s:通道选择控制信号输入端端口名y:输出端端口名功能描述:若s=0则y=a;若s=1则y=bIEEE库使用说明实体:器件mux21的外部信号接口说明,PORT相当于器件的引脚结构体:器件mux21的内部工作逻辑描述,即为实体描述的器件功能结构2021/7/313进程进程语句结构[进程标号:]PROCESS[(敏感信号参数表)]实体名I

4、S[进程说明部分]BEGIN顺序描述语句ENDPROCESS[进程标号];进程的例子ARCHITECUREs_modeOFstartISBEGINp1:PROCESSBEGINWAITUNTILclock;--等待clock激活进程IF(driver=‘1’)THENCASEoutputISWHENs1→output←s2WHENs2→output←s3WHENs3→output←s4WHENs4→output←s1ENDCASEENDIF;ENDPROCESSp1;ENDARCHITECUREs_mode;2021/7/314CASE语句结构CASE表达式ISWhen选择值>=顺序语

5、句;(“>=”相当于then)When选择值>=顺序语句;……ENDCASE;使用CASE语句需注意:1条件语句中的选择值必须在表达式的取值范围之内。2CASE语句的每个选择值只能出现一次。3CASE语句执行中必须选中且只能选中所列条件语句中的一条。这表明CASE语句至少包含一个条件语句。4除非条件语句的选择值能够覆盖CASE语句中表达式的值,否则最末一个条件句中的选择必须用“OTHERS”,它表明所有条件句中未能列出其他可能的取值。2021/7/3152021/7/316CASE语句常见错误SIGNALvalue:INTEGERRANGE0TO15SIGNALout1:STD_LOG

6、IC;……CASEvalueIS–缺少以when引导的条件句ENDCASE;CASEvalueISWHEN0=>out1<=‘1’;--value2~15的值未包括进去WHEN1=>out1<=‘0’;ENDCASE;CASEvalueISWHEN0TO10=>out1<=‘1’;--选择值中5~15的值有重叠WHEN5TO15=>out1<=‘0’;ENDCASE;2021/7/3172元件例化语句元件例化语句由两部分组成,前一部分对一个现成的设计实体定义为一个元件,第二部分则是此元件与当前的设计实体的连接说明,他们的语句格式如下:COMPONENT元件名ISPORT(端口名表);E

7、NDCOMPONENT文件名;例化名:元件名PORTMAP([端口名=>]连接端口名,。。。);例如:程序1LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYnd2ISPORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDnd2;ARCHITECTUREnd2behvOFnd2ISBEGINC<=aNANDb;ENDnd2behv;2021/7/318程序22021/7/319综

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。