eda课程设计_一位全加器的设计

eda课程设计_一位全加器的设计

ID:1788089

大小:126.50 KB

页数:12页

时间:2017-11-13

eda课程设计_一位全加器的设计_第1页
eda课程设计_一位全加器的设计_第2页
eda课程设计_一位全加器的设计_第3页
eda课程设计_一位全加器的设计_第4页
eda课程设计_一位全加器的设计_第5页
资源描述:

《eda课程设计_一位全加器的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA课程设计一位全加器的设计Thedesignofonebitfulladder学校:兰州交通大学学院:电子与信息工程学院班级:姓名:学号:指导老师:成绩:摘要:本设计主要是利用VHDL语言设计一个一位全加器,它由半加器和或门两个模块组成。两个模块通过顶层元件例化连接到一起。几个模块组成的整体能够实现全加器的功能,对所给数据,能够准确快速地计算出其结果.具体的该设计利用VHDL语言使用文本输入,新建工程,通过设计输入、编译、仿真完成各种模块设计,然后生成元器件,再根据元件例化完成各部分的整合,从而形成一个完整的全加器,功能上很

2、好地被满足。关键字:全加器元件例化Abstract:ThisdesignprimarilyusesVHDLlanguagetodesigntheonebitfulladder,whichiscomposedoftwohalfadderandaORgate.ThetwomodulesareconnectedbytopComponentinstance.Finally,thewholeofseveralpartsachievethefunctionoffulladder.Forgivendates,itcancalculateits

3、consequenceaccuratelyandquickly.Indetail,thedesignusestextinputmethodbyVHDLlanguagetocreatenewprojects.Bydesigningtheinput,compile,simulate,itcompletevariousmodulesdesignandgeneratenewcomponents.Thenitformsacompleteonebitfulladderbyaccomplishingtheintegrationofallpar

4、ts,accordingtocomponentinstance.Andthefunctioncanbewellsatisfied.Keyword:fulladdercomponentinstance一.原理(说明)在计算机中2个二进制数之间的加减乘除算术运算都是由若干加法运算实现的.全加器是算术逻辑运算的重要组成部分,对其深入探索研究有重要的意义。一位全加器及其表达式在将2个多位二进制数相加时,除了最低位以外,每位都应该考虑来自低位的进位,即将2个对应位的加数和来自低位的进位3个数相加,实现这种运算电路即是全加器.设A是加数,B

5、是被加数,CI是来自低位的进位,S是本位的和,CO是向高位的进位.根据二进制数加法运算规则和要实现的逻辑功能,得出一位全加器真值表,全加器除了两个1位二进制数相加以外,还与低位向本位的进位数相加.表为全加器的真值表。AiBiCI-1CiS0000000101010010111010001101101101011111图1.全加器f_adder电路图及其实体模块由真值表可得出逻辑函数式式中,Ai和Bi是两个相加的1为二进制数,Ci-1是由相邻低位送来的进位数,SI是本位的全加和,CI是向相邻高位送出的进位数。由数字电路知识可知,一

6、位全加器可由两个一位半加器与一个或门构成,其原理图如图所示。该设计利用层次结构描述法,首先设计半加器电路,将其打包为半加器模块;然后在顶层调用半加器模块组成全加器电路;最后将全加器电路编译下载到实验箱,其中a,b,cin信号可采用实验箱上键1、键2和键3进行输入,s,co信号采用D1与D2发光二极管来显示。一位全加器将A1、B1和进位输入Cin作为输入,计算得到和S1以及最高位的进位输出Cout。每一位得到的和与进位输出都直接受其上一位的影响,其进位输出也会影响下一位。最终,整个全加器的和与输出都受进位输入Cin的影响。图2.半

7、加器h_adder电路图及其真值表一.方案论证利用VHDL语言描述的一位全加器,借助于EDA工具中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理,最后以FPGA实现。相对于用74ls138,74ls153芯片,用门电路或基于混沌映射的全加器实现方法,其具有灵活的逻辑结构,能实现各种复杂的逻辑功能,有较好的稳定性,充分体现了模块设计的要求等优点。这种方法的原理框图如图所示,它由以下两个模块组成,分别为半加器、或门,最后通过顶层元件例化将两部分连接起来实现全加器的功能。现代EDA技术的基本特征是采用高级语言描述,具有系统级

8、仿真和综合能力。而VHDL语言有强大的行为描述能力和多层次的仿真模拟,程序结构规范,设计效率较高,同时具有支持自顶向下(ToptoDown)的设计特点,在顶层进行系统的结构设计,在方框图一级用VHDL对电路的行为进行描述,并仿真和纠错,然后在系统一级进行验证,最

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。