eda技术和vhdl设计论文 文本输入设计一位全加器

《eda技术和vhdl设计论文 文本输入设计一位全加器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、EDA技术与VHDL设计课程设计文本输入设计一位全加器07323202陈丽丹摘要信息社会的发展离不开集成电路，现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快。这些进步的主要原因是生产制造技术和电子设计技术的发展。当前集成电路正朝着速度快、容量大、体积小、功耗低的方向发展，EDA技术就越来越显重要。EDA即电子设计自动化（ElectronicDesignAutomation），是随着集成电路和计算机技术飞速发展应运而生的一种快速、有效、高级的电子设计自动化工具。EDA就是立足于计算机工作平台上的一整套先进的电子设计软件工具

2、，EDA工具融合了应用电子技术、计算机技术和智能化技术的最新成果，主要能辅助进行三方面的设计工作：集成电路（IC）设计、电子电路设计以及印刷电路板（PCB）设计。本文就是就是基于QuartusⅡ进行EDA设计开发的文本输入一位全加器，程序的编写利用硬件描述语言VHDL编写的。硬件描述语言（HDL）就是可以描述硬件电路的功能、信号连接关系及定时（时序）关系的语言，也是一种用形式化方法来描述数字电路和设计数字系统的。常用的硬件描述语言有ABEL、AHDL、VHDL、VerilogHDL、System-Verilog和SystemC等等。而VHDL和VerilogHDL是当前

3、最流行的等。关键字：全加器EDAVHDLQuartusⅡ第15页共15页EDA技术与VHDL设计课程设计文本输入设计一位全加器07323202陈丽丹目录一．功能描述3二．概要设计3三．详细设计33.1半加器设计原理33.2全加器设计原理43.3一位全加器设计总程序及解释63.3.1总程序63.3.2程序说明7四．调试过程及效果84.1创建工程准备工作84.2建立新工程项目94.3编译前设置104.4全程编译104.5时序仿真11五．存在问题14六.心得14七．参考文献15第15页共15页EDA技术与VHDL设计课程设计文本输入设计一位全加器07323202陈丽丹一．功能

4、描述基于QuartusⅡ进行EDA设计开发一个用门电路实现两个二进数相加并求出和的组合线路，即全加器。二．概要设计图1.一位全加器逻辑原理图1位全加器可由两个半加器组成，在半加器的基础上，采用元件调用和例化语句，将件连接起来，而实现全加器的VHDL编程和整体功能。全加器包含了两个半加器和一个或门。1位半加器的端口信号a和b分别是两位相加的二进制输入信号，so是相加和的输出信号，co是进位输出信号，左边的门电路结构构成了右边的半加器h_adder。而在硬件上可以利用半加器构成如图1所示的全加器，当然还可以将一组这样的全加器级联起来构成一个串行进位的加法器。图1中，全加器f

5、_adder内部的功能结构是由3个逻辑器件构成的即由两个半加器u1、u2和一个或门u3连接而成。图2是利用VHDL对图1中全加器的逻辑原理图的完整描述，可以在任何一个支持VHDL的EDA平台上进行编译、综合、时序仿真，直至编程配置于选定的目标器件中。图2.一位全加器逻辑原理图三．详细设计3.1半加器设计原理能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图3为半加器的方框图。图4为半加器原理图。其中：A、B分别为被加数与加数，作为电路的输入端；S为两数相加产生的本位和，它和两

6、数相加产生的向高位的进位C一起作为电路的输出。第15页共15页EDA技术与VHDL设计课程设计文本输入设计一位全加器07323202陈丽丹图3.半加器图4.半加器原理图根据二进制数相加的原则，得到半加器的真值表如表1所列。信号输入信号输出ABSC0000011010101101表1半加器的真值表由真值表可分别写出和数S，进位数C的逻辑函数表达式为：（1）C=AB（2）由此可见，式(1)是一个异或逻辑关系，可用一个异或门来实现；式(2)可用一个与门实现。仿真结果如图5所示：图5.半加器仿真图3.2全加器设计原理除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4

7、为全加器的方框图。图5全加器原理图。被加数Ai、加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。第15页共15页EDA技术与VHDL设计课程设计文本输入设计一位全加器07323202陈丽丹信号输入端信号输出端AiBiCiSiCi0000000110010100110110010101011100111111表2全加器逻辑功能真值表图6.全加器方框图图7.全加器原理图其仿真结果如图8所示：图8.全加器仿真图第15页共15页E