数字钟设计eda课设

《数字钟设计eda课设》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、北华航天工业学院《EDA技术综合设计》课程设计报告报告题目：数字钟设计作者所在系部：电子工程系作者所在专业：自动化作者所在班级：B08221作者姓名：熊伯宁指导教师姓名：崔瑞雪完成时间：2010年11月30号内容摘要随着微电子技术和计算机技术的发展，电子信息产品更新换代的速度日新月异。实现这种进步的主要原因就是电子设计与制造技术的发展，其核心就是电子设计自动化（EDA，ElectronicsDesignAutomation）技术，EDA技术的发展和推广应用极大地推动了电子信息产业的发展。EDA技术在不同的发展时期有不同的内容，其含义已经不只局限在当初电路版图设计自动化的概念

2、上，而当今的EDA技术更多的是指芯片内的电子系统设计自动化。本次设计的关于数字钟的EDA实验就是这样的一种体现。数字钟学习的目的是掌握多位计数器相连的设计方法；掌握十进制、六进制、二十四进制计数器的设计方法；巩固多位共阴极扫描显示数码管的驱动及编码；掌握扬声器的驱动；掌握LED灯的花样显示；掌握CPLD、FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能，且在整点报时的时候有LED灯花样显示。关键词数字钟、计数器、数码管、FPGA、VHDL目

3、录一、设计要求概…………………………………………………………………11．设计要求……………………………………………………………………12．设计目的……………………………………………………………………13．硬件要求……………………………………………………………………14．模块要求……………………………………………………………………1二、设计思路概述…………………………………………………………………1三、数字钟VHDL文本……………………………………………………………31．顶层文本……………………………………………………………………32．秒计数器…………………………………………

4、………………………53．分计数器…………………………………………………………………64．小时文本…………………………………………………………………75．报警文本…………………………………………………………………86．时间数据扫描分时选择模块文本………………………………………97．译码器文本………………………………………………………………11四、实验结果描述…………………………………………………………………12五、心得体会………………………………………………………………………12六、参考文献………………………………………………………………………12课程设计任务书课题名称数字钟

5、设计完成时间第14周指导教师崔瑞雪职称副教授学生姓名熊伯宁班级B08221总体设计要求和技术要点设计要求：1）具有时、分、秒计数显示功能，以24小时循环计时。2）具有清零，调节小时、分钟功能。3）具有整点报时功能，整点报时的同时LED灯花样显示。技术要点：1）十进制、六进制、二十四进制计数器的设计方法。2）多位共阴极扫描显示数码管的驱动及编码。3）扬声器的驱动。4）LED灯的花样显示。5）EDA技术的层次化设计方法工作内容及时间进度安排第13：周1---周3：立题、论证方案设计周4---周5：用VHDL语言编写程序第14：周1：仿真实验周2：验收答辩课程设计成果1．与设计内

6、容对应的软件程序：Max+plusⅡ2．课程设计报告书3．成果使用说明书4．设计工作量要求一．设计要求概述1．设计要求1）具有时、分、秒计数显示功能，以24小时循环计时。2）具有清零，调节小时、分钟功能。3）具有整点报时功能，整点报时的同时LED灯花样显示。2．设计目的1）数字钟学习的目的是掌握多位计数器相连的设计方法；2）掌握十进制、六进制、二十四进制计数器的设计方法；3）巩固多位共阴极扫描显示数码管的驱动及编码；4）掌握扬声器的驱动；5）掌握LED灯的花样显示；6）掌握CPLD、FPGA技术的层次化设计方法3．硬件要求主芯片EPF10K10LC84—4；8个LED灯；蜂

7、鸣器；8位8段扫描共阴极数码显示管；3个按键开关（清零，调小时，调分钟）。4．模块说明1）各种进制的计数及时钟控制模块（10进制、6进制、24进制）2）扫描分时显示、译码模块;3）彩灯、扬声器编码模块;4）各模块都用VHDL语言编写。二．设计思路概述设计此数字钟可用不同设计方法，我们主要利用VHDL语言进行，其设计思路如下：1）根据电路特点，可用层次化结构化设计概念。将此设计任务分为若干模块，规定每一模块的功能和各模块之间的接口，分别编写和调试其中之一，然后再将各模块合起来调试。2）调试并仿真成功后，对VHDL语言