EDA设计报告数字钟

EDA设计报告数字钟

ID:36599599

大小:228.80 KB

页数:14页

时间:2019-05-12

EDA设计报告数字钟_第1页
EDA设计报告数字钟_第2页
EDA设计报告数字钟_第3页
EDA设计报告数字钟_第4页
EDA设计报告数字钟_第5页
资源描述:

《EDA设计报告数字钟》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、设计报告课程名称在系统编程技术任课教师设计题目数字钟班级08通信工程(2)班姓名学号日期2011-6-614目录一、题目分析3数字钟的工作原理3二、选择方案41.数字钟方案论证与选择42.自顶向下设计框图4三.、单元模块设计51.控制模块模块的设计52.mux19s4模块的设计7四、调试及系统仿真7五、硬件测试及说明8六、结论10七、课程总结10八、参考文献目录10九、附录(源程序)1014EDA数字钟设计设计并实现具有计时功能、整点报时功能和重置时间功能的数字小系统(数字钟),要求:1、对所有设计的小系统能够正确

2、分析;2、基于VHDL语言描述系统的功能;3、在quartus2环境中编译通过;4、仿真通过并得到正确的波形;5、给出相应的设计报告。一、题目分析数字钟的工作原理数字钟以其显示时间的直观性、走时准确性作为一种即时工具,数字钟的基本组成部分离不开计数器,在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图如下:晶振分频整形门控双稳脉冲计数译码显示时基T产生电路计数器电路调时、调分控制电路位选信号发生器控制逻辑电路图1.114时基T产生电路:由晶振产生的频率非常稳定的脉冲,经整形、稳定电路后,产生一个频率为

3、1Hz的、非常稳定的计数时钟脉冲。控制逻辑电路:产生调时、调分信号及位选信号。调时、调分信号的产生:有计数器的计数过程可知,正常计数时,当秒计数器(60进制)计数到59时,再来一个脉冲,则秒计数器清零,重新开始新一轮的计数,而进位则作为分计数器的计数脉冲,使分计数器计数加1。为了可以手调分钟的数值,把秒计数器的进位脉冲和一个频率为2Hz的脉冲信号接到一个2选1数据选择器的两个数据输入端,而位选信号则接一个脉冲按键开关,当按键开关不按下去的时候(即为0),则数据选择器将秒计数器的的进为脉冲送到分计数器。此时,数字钟正

4、常工作;当按键开关按下去(即为1),则数据选择器将另外一个2Hz的信号作为分计数器的计数脉冲,使其计数频率加快,当到达正确的时间时,松开按键开关,从而达到调时的目的。调节小时的时间也一样的实现。计数部分:有两个60进制计数器和一个12进制的计数器组成,其中,60进制计数器可用6进制计数器和10进制计数器构成。数据选择器:19输入7输出的多路数据选择器,因为本次试验用到了6个数码管和一个蜂鸣器(产生报时)。译码器:七段译码器。二、选择方案1.数字钟方案论证与选择方案一:采用自顶向下的设计方法,用无进位六进制计数器选择

5、数码管的亮灭以及对应的数,循环扫描显示,用多路选择器选择给定的信号输出对应的数送到七段码译码器。计时模块进行复位,设置小时和分,输出整点报时信号和时,分,秒信号。方案二:采用自顶向下的设计方法,它由秒计数模块,分计数模块,小时计数模块,报警模块,秒分时设置模块和译码模块六部分组成。两者设计方式,功能实现方面都差不多,作品中选择的是方案一。2.自顶向下设计框图基于VHDL语言,用Top_Down的思想进行设计。如下图所示:14数字钟数据选择器译码器计数器位选信号发生器数据选择器计数显示电路控制逻辑电路图1.2三.、单

6、元模块设计本次设计主要有两大模块,即控制模块和现实模块。其中控制模块主要由三个计数器模块组成:6进制计数器、10进制计数器及12进制计数器。显示模块主要就一个多路选择器构成。当然,电路的硬件搭配还有蜂鸣器、与门、D触发器。1.控制模块模块的设计图1.3如图1.3所示,即为控制模块Count。该模块有四个输入口,同时有19个输出口。其内部结构如下所示:14图1.4该模块是在QuartusII用硬件搭建的,由上图可见其内部结构相当的清晰明了:CLK2Hz为时钟信号输入口,为整个系统提供始终频率;CLR为清零控制端,即该

7、按键控制系统的置位;H-ADJ和M-ADJ分别为调分、调是时端口,每按一次,分钟、时钟加1;ENDS信号和多路选择模块给出的信号通过与门控制蜂鸣器;S[3..0]S[6..4]M[3..0]M[6..4]H[4..0]则分别表示秒、分、时的信号。图1.5如图1.5所示,即为Count模块的主要构成部分。此三个模块的都是通过VHDL编程而得。————————各模块详细代码见附录部分。控制模块Count的工作过程:一个6进制计数器和一个10进制计数器构成了数字钟的秒钟部分。系统提供2Hz的时钟信号,进过D触发器分频,得

8、到了频率为1Hz的信号,该信号提供给COUNT10的en端口,当en和clk信号同时为高电平时,计数值加1,当计数值达到“9”时,再加信号时自动变为“0”,同时co端口向COUNT6发送一个高电平,COUNT6计数加1.当COUNT6的计数值为“5”且COUNT10的计数值为“9”时,此时再加1时,COUNT10和COUNT6的计数值同时清零,并且COUNT

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。