资源描述：
《毕业论文设计--eda课设数字钟》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、课程设计任务书学生姓名：董勇涛专业班级：电子科学与技术0902班指导教师：梁小宇工作单位：信息工程学院题目:数字钟设计目的：1、掌握在QuartusⅡ软件的使用方法，并能熟练的在QuartusⅡ环境中运用VHDL语言完成一些简单程序的设计；2、掌握数字钟的主要功能与在FPGA中的实现方法。要求完成的主要任务:1、课程设计工作量：1周。2、技术要求：（1）设计一个6位LED动态扫描显示的数字钟，根据一个控制键能选择显示时、分、秒或年、月、日；（2）通过拨码开关可以进行时、分、年、月、日的调整，可以实现翻屏；3、查阅
2、至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、2012年6月11日集中，作课设具体实施计划与课程设计报告格式的要求说明。2、2012年6月12日至2012年6月15日查阅相关资料，学习电路的工作原理。3、2012年6月17日至2012年6月19日，方案选择和电路设计。4、2012年6月20日至2012年6月21日，电路调试和设计说明书撰写。5、2011年6月22日上交课程设计成果及报告，同时进行答辩。指导教师签名：年月日系主任（或责任教
3、师）签名：年月日目录摘要IAbstractII1绪论12设计内容及要求12.1设计目的及主要任务12.1.1设计目的12.1.2设计任务及要求12.2设计思想23数字钟的设计43.1设计原理与方法43.2单元模块设计43.2.1分频计模块设计43.2.2消抖电路模块设计53.2.3计数器模块设计53.2.4闹钟及蜂鸣器设计73.2.5多路复用器模块设计83.2.6八段译码模块设计83.3数字钟设计总原理图84编译报告84.1设计原理与方法85电路仿真与硬件调试95.1电路仿真95.2硬件调试106总结与心得体会1
4、0参考文献11附录12摘要EDA技术在进入21世纪后，得到了更大的发展。在仿真和设计两方面支持标准硬件描述语言的功能越来越强大，软硬件技术也进一步得到了融合，在电子行业的产业领域、技术领域和设计应用领域得到了进一步的肯定，使得复杂电子系统的设计和验证趋于简单化。[1]本设计是通过QuartusⅡ软件、VHDL语言编程及FPGA芯片来实现常见的数字钟，该数字钟可以根据一个控制键能选择显示时、分、秒或年、月、日。本设计中用8位LED数码管显示时、分和秒，年、月、日，同时可以通过按键调整时、分、及对秒进行清零。关键词：
5、QuartusⅡ；VHDL；数字钟；AbstractEDAtechnologyinthe21centuryhasachievedgreatsuccess.Inthesimulationanddesigntwoaspectsofhardwaredescriptionlanguagesupportstandardfunctionmoreandmorepowerful,softwareandhardwaretechnologyalsofurthergotfusion,intheelectronicsindustryin
6、dustryfield,technologyanddesignapplicationfieldhasbeenfurthersure,makingcomplexelectronicsystemdesignandvalidationtendtobesimple.[1]ThedesignisbyQuartusⅡsoftware,VHDLlanguageprogrammingandCPLDchiptoachieveacommondigitalclock,thedigitalclockaccordingtoacontrol
7、keyscanchoosetodisplayhours,minutesandsecondsoryear,month,day,andcandisplayscrolloff.Thisdesignusing6LEDdigitaltubedisplayhours,minutesandseconds,butwiththe8-bitLEDdigitaltubedisplayyear,month,day,atthesametimecanbeadjustedthroughtheDIPswitcheshour,minute,yea
8、r,monthandday,andonthesecondstoClear.Keywords：QuartusⅡ；VHDL；DigitalClock；1绪论FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）都是可编程逻辑器件，他们是在PAL,GAL等逻辑器件的基础上发展起来的。同以往的PAL,GAL相比较，FPGA/CPLD的规模比较大，它可以替代几十甚至几千块通用
