简易数字钟设计 数电实验考试

《简易数字钟设计 数电实验考试》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验七数字钟的设计（考试）时间：17周周三下午1点开始~！一、要求：设计一个有60进制、24进制（或12进制）计数功能并通过译码器及七段数码管显示的电路。二、功能要求：在连续脉冲的触发下，秒、分为60进制，时为24进制（或12进制）计数，并且要求有译码显示。三、步骤：1、设计出有6位计数、译码、显示的电路图。2、阐述设计电路的工作原理。3、按设计电路的在实验箱上构成实物。4、进行功能测试，验证其正确性，做结论、总结。四、设备及器件数字电路实验箱、2-5-10进制计数器、译码器、七段数码管等。74LS90引脚图及引脚功能74LS90计数器是一种中规模二一五进制计数器，管脚引线如图

2、3.6-1，功能表如表3.6-1所示。表3.6-17490功能表复位输入输出R1R2S1  S2QDQCQBQAHH  L  ×HH  ×  L××  H  HXL  ×  LL×  L  ×L×  ×  L×L  L  ×LLLLLLLLHLLH计     数计     数计     数计     数A．将输出QA与输入B相接，构成8421BCD码计数器；B．将输出QD与输入A相接，构成5421BCD码计数器；C．表中H为高电平、L为低电平、×为不定状态。74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构

3、成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000～101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。（4）九分频：QA→R1、QD→R2，构成原

4、理同六分频。（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。实验电路图：