基于fpga的数字通信系统

基于fpga的数字通信系统

ID:6607503

大小:57.50 KB

页数:21页

时间:2018-01-20

基于fpga的数字通信系统_第1页
基于fpga的数字通信系统_第2页
基于fpga的数字通信系统_第3页
基于fpga的数字通信系统_第4页
基于fpga的数字通信系统_第5页
资源描述:

《基于fpga的数字通信系统》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于FPGA的数字通信系统摘要本设计实现多路数据时分复用和解复用系统。设计分为发端和收端,以FPGA作为主控核心。发端系统有三路并行数据输入:A/D转换数据,拨码开关1路和拨码开关2路。这三路数据在FPGA的控制下作为串行码分时输出。发端FPGA包括分频模块、复用模块和电压显示模块。在收端,串行数据进入FPGA,并由FPGA提取位时钟,识别帧同步并解复用发端打包的三路码。收端的FPGA包括数字锁相环模块、解复用模块和电压显示模块。发端FPGA输入有三路8-bit数据:第一路为A/D数据、第二路和第三路是拨码开关产生的数据,另外插入一路巴克码。这四路码组成一帧,由FPG

2、A对其时分复用。A/D输入端的模拟信号的电压值通过FPGA处理,显示在数码管上。在收端,FPGA首先提取位同步,然后识别帧同步,一旦识别出帧同步,FPGA分别解复用三路数据。本文详细阐述了此系统的设计方法,制作过程以及制作过程中的问题。设计者的工作包括:系统各部分电路元件的确定、确定系统框图、画出系统原理图、根据原理图设计FPGA的RTL代码、综合、仿真RTL代码、设计PCB板和在线调试FPGA功能。关键字:数字锁相环;帧同步;时分复用;VerilogHDL语言;串行A/D变换;AbstractThesystemisdesignedfordatamultiplexed

3、andde-multiplexed.ItisbasedonTDM.Thesystemincludesthetransmitterandthereceiver.TheyareimplementedmainlybyFPGA.Therearethreeinputsinthetransmissionsystem:datafromA/Dconverter,DIP1andDIP2.Thethreechannelsareoutseriallyandtime-divisionalundertheFPGA’scontrol.TheFPGAinthetransmitterisdivide

4、dintofourmoduleswhicharefrequencydivider,Barkergenerator,datamultiplexerandvoltagedisplay.VoltagedisplayisusedforprocessingthedataconvertedbyADCandsendingittotheLED.TheserialdataareserialshiftedintotheFPGAinthereceiver.Bit-synchronizeandframe-synchronizearebothpickedup,andthende-multipl

5、ex.TheFPGAinthereceiverisdividedintothreemoduleswhicharedigitalPLL,datade-multiplexerandvoltagedisplay.Thetransmitterwillmultiplexfourwaysof8-bitparalleldata.ThefirstwayisADCdata,thesecondandthethirdwayisgeneratedbydip-key.TheotherisBarkercodeusedforframesynchronizing.Thereceiverwillmai

6、ntainthebitsynchronizing,recognizeoneframeandde-multiplexthreewaysdata.Theessaywilldiscussthedesignprogress,theprogrammingideaandsomeproblems.Workshavetobedonebythedesignerare:Specifyallsystemcomponents,Makesystemspecification,Drawsystemschematics,WriteRTLcodeaccordingtheschematics,Synt

7、hesisandsimulatetheRTLcode,DesignthePCBs,ValidatethefunctionsoftheFPGAon-line.Keywords:DPLL;Frame-synchronize;TDM;VerilogHDL;SerialA/Dconvert;目录引言.................................................................................51数字复接系统简介.........................................

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。