基于fpga的数字通信实现多路数据时分复用和解复用系统系统

《基于fpga的数字通信实现多路数据时分复用和解复用系统系统》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第63页共63页摘要本设计实现多路数据时分复用和解复用系统。设计分为发端和收端，以FPGA作为主控核心。发端系统有三路并行数据输入：A/D转换数据，拨码开关1路和拨码开关2路。这三路数据在FPGA的控制下作为串行码分时输出。发端FPGA包括分频模块、复用模块和电压显示模块。在收端，串行数据进入FPGA，并由FPGA提取位时钟，识别帧同步并解复用发端打包的三路码。收端的FPGA包括数字锁相环模块、解复用模块和电压显示模块。发端FPGA输入有三路8-bit数据：第一路为A/D数据、第二路和第三路是拨码开关产生的数据，另外插入一路巴克码。这四路码组成一帧，由FPGA对其时分复用。A/D输

2、入端的模拟信号的电压值通过FPGA处理，显示在数码管上。在收端，FPGA首先提取位同步，然后识别帧同步，一旦识别出帧同步，FPGA分别解复用三路数据。本文详细阐述了此系统的设计方法，制作过程以及制作过程中的问题。设计者的工作包括：系统各部分电路元件的确定、确定系统框图、画出系统原理图、根据原理图设计FPGA的RTL代码、综合、仿真RTL代码、设计PCB板和在线调试FPGA功能。关键字：数字锁相环；帧同步；时分复用；VerilogHDL语言；串行A/D变换；________________________________________________________________

3、____________________________________第63页共63页AbstractThesystemisdesignedfordatamultiplexedandde-multiplexed.ItisbasedonTDM.Thesystemincludesthetransmitterandthereceiver.TheyareimplementedmainlybyFPGA.Therearethreeinputsinthetransmissionsystem:datafromA/Dconverter,DIP1andDIP2.Thethreechannelsare

4、outseriallyandtime-divisionalundertheFPGA’scontrol.TheFPGAinthetransmitterisdividedintofourmoduleswhicharefrequencydivider,Barkergenerator,datamultiplexerandvoltagedisplay.VoltagedisplayisusedforprocessingthedataconvertedbyADCandsendingittotheLED.TheserialdataareserialshiftedintotheFPGAinthere

5、ceiver.Bit-synchronizeandframe-synchronizearebothpickedup,andthende-multiplex.TheFPGAinthereceiverisdividedintothreemoduleswhicharedigitalPLL,datade-multiplexerandvoltagedisplay.Thetransmitterwillmultiplexfourwaysof8-bitparalleldata.ThefirstwayisADCdata,thesecondandthethirdwayisgeneratedbydip-

6、key.TheotherisBarkercodeusedforframesynchronizing.Thereceiverwillmaintainthebitsynchronizing,recognizeoneframeandde-multiplexthreewaysdata.Theessaywilldiscussthedesignprogress,theprogrammingideaandsomeproblems.Workshavetobedonebythedesignerare:Specifyallsystemcomponents,Makesystemspecification

7、,Drawsystemschematics,WriteRTLcodeaccordingtheschematics,SynthesisandsimulatetheRTLcode,DesignthePCBs,ValidatethefunctionsoftheFPGAon-line.Keywords:DPLL;Frame-synchronize;TDM;VerilogHDL;SerialA/Dconvert;_________________________________