基于fpga的数字通信系统帧同步电路设计

基于fpga的数字通信系统帧同步电路设计

ID:33581137

大小:333.63 KB

页数:4页

时间:2019-02-27

基于fpga的数字通信系统帧同步电路设计_第1页
基于fpga的数字通信系统帧同步电路设计_第2页
基于fpga的数字通信系统帧同步电路设计_第3页
基于fpga的数字通信系统帧同步电路设计_第4页
资源描述:

《基于fpga的数字通信系统帧同步电路设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第27卷第4期湘 潭 大 学 自 然 科 学 学 报Vol.27No.42005年12月NaturalScienceJournalofXiangtanUniversityDec.2005X基于FPGA的数字通信系统帧同步电路设计方雪华(湖南科技大学教务处,湖南湘潭411201)[摘要]描述了一种基于FPGA实现的全数字通信系统帧同步电路原理,并在MAX+plusII软件平台上,结合原理图和VHDL语言进行了编译、仿真、下载.该电路实现了帧同步的全数字化,整个电路集成到FPGA芯片中,是实现通信系统的全数字化和集成化的

2、基础.关 键 词:数字通信;帧同步;FPGA;VHDL语言;MAX+plusII中图分类号:TN919       文献标识码:A       文章编号:10005900(2005)04010004DesignofFrameSynchronnismCircuitinDigitalCommunicationSystemBasedonFPGAFANGXuehua(AcademicAffairsDivision,HunanUniversityofScienceandTechnology,Xiangtan411201Chin

3、a)【Abstract】 TheprincipleofaframesynchronismindigitalcommunictionbasedonFPGAisdescribed.ThenusingMAX+plusIIsoftware,compiling,simulationanddownloadingwererealizatedthroughcombiningTexteditorandGraphiceditor.Thedesigndigitizesframesynchronismcircuitandintegrates

4、thecirclesinchipofFPGA.Itisthebaseofdigitiza2tionandintegrationincommunicationsystem.Keywords:digitalcommuniction;framesynchronous;FPGA;VHDLlanguage;MAX+plusII在数字通信系统中,同步具有相当重要的地位,系统能否有效、可靠地工作,在很大程度上取决于是否有良好的同步系统.在多路复用技术中,帧同步的作用是使在接收端的时隙脉冲排列规律和接受到的[1]码流中的时序排列规律

5、一致,以保证正确无误地进行分路.一般通信系统设计中,同步单元电路大多以标准逻辑门设计,电路具有体积大,功耗大,可靠性低等缺点,而可编程器件的广泛应用,为数字系统的设计带来了极大的灵活性.由于可编程逻辑器件可以通过软件编程对硬件的结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样快捷方便.当今高速发展的FPGAPCPLD兼有串、并行工作方[2]式和高速、高可靠性的特点,并可以结合具有强大的行为描述能力和丰富的仿真语句的VHDL语言进[3]行描述,使其在电子系统设计中得到广泛的应用.本文给出了一种由全数字电路构成

6、的帧同步电路,并且采用FPGA技术,实现了帧同步电路的数字化、集成化.1 帧同步器工作原理帧同步器的功能是根据输入的数字基带信号和位同步信号来产生帧同步信号,是通信系统中非常重要的一个电路,其原理框图如图1所示,主要部分是分频器、巴克码识别器及同步保护三部分.分频器包括一个24计数器,巴克码识别器包括移位寄存器和相加判决器,其余部分完成同步保护的功能.当无基带信号输入(或有基带信号输入但不符合识别器输出要求)时,识别器没有输出(即输出为0),和识别器相连的是与门和或门,分频器输出信号通过后方保护使状态触发器置“0”,

7、从而关闭输出端口的与门,同步器无输出信号,此时QŠ的高电平把判决门限置为7,关闭或门,打开和识别器相连的与门,同步器处于捕捉态.当识别器输出两个相隔24TS(TS为一个码元周期)的GAL信号(因为判决门限比较高,且要求连续2帧出现在相同的相位,所以这2个GAL信号是正确的帧同步信号概率很高)时,GAL信号不仅使分频器置“0”,输出一脉冲,同时后方保护会输出一脉冲信号使状态触发器置“1”,从而打开X收稿日期:20050510   基金项目:湖南省自然科学基金资助项目(02JJY20113);湖南省教育厅资助项目(05C

8、188)作者简介:方雪华(1954),女,湖南湘潭人,工程师,E-mail:zrliu@hnust.edu.cn第4期           方雪华  基于FPGA的数字通信系统帧同步电路设计            101输出端口的与门,输出帧同步信号FS-OUT,此时判决门限降为6,打开或门,同步器进入维持状态.在维持状态下,因为判决门限比较低

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。