eda课程设计-航空通信中小数分频器的设计

eda课程设计-航空通信中小数分频器的设计

ID:6330658

大小:546.30 KB

页数:21页

时间:2018-01-10

eda课程设计-航空通信中小数分频器的设计_第1页
eda课程设计-航空通信中小数分频器的设计_第2页
eda课程设计-航空通信中小数分频器的设计_第3页
eda课程设计-航空通信中小数分频器的设计_第4页
eda课程设计-航空通信中小数分频器的设计_第5页
资源描述:

《eda课程设计-航空通信中小数分频器的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、航空通信中小数分频器的设计摘要:FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。本次项目是小数分频。小数分频是为解决人们想要小数频率的愿望,而不局限于整数频率。高速发展的的当今社会是数字化的时代,各种各样的数字化产品进入了市场。而用VHDL语言实现的数字产品也在一定范围内满足市场上不同的需求。用FPGA设计的产品不但降低的生产成本,还在一定程度

2、上缩短了生产周期。同时所需的人力又不是特别多。小数分频的基本原理小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器,然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。如设计一个分频系数为10.1的分频器时,可以将分频器设计成9次10分频,1次11分频,这样总的分频值为:F=(9×10+1×11)/(9+1)=10.1从这种实现方法的特点可以看出,由于分频器的分频值不断改变,因此分频后得到的信号抖动较大。当分频系数为N-0.5(N为整数)时,可控制扣除脉冲的时间,以使输出成为一个稳定的脉冲频率,而不是一次N分频,一次N-1分频

3、。本次设计用VHDL设计了小数分频器,在QuartusⅡ8.0上仿真,仿真结果证明本次实验正确,最后用FPGA器件实现了小数分频器。关键字:FPGA小数分频器VHDL频率计20目录1FPGA及VHDL简介1.1什么是FPGA41.2FPGA由什么构成51.3FPGA设计步骤51.4硬件描述语言VHDL102小数分频分析及设计2.1整数分频与半整数分频122.2分频的程序122.3顶层原理图153外围及显示电路设计3.1频率计163.24位十进制频率计的设计163.34位十进制频率计系统仿真及结果173.4TESTCL模块的设计173.5TESTCL模块系统仿真及结果194实验总

4、结20致谢21参考文献2120引言随着各种先进雷达、制导、定位系统、数字通信设备及专用测试仪性能的不断提高,对其频率源的要求越来越高。频率源性能的优劣,是决定现代电子系统性能优劣的主要因素之一。分频器在CPLD/FPGA的使用频率较高。目前大多数采用直接合成、锁相环和直接数字合成之一或不同的组合。但市场上对于实现奇数分频,半整数分频及其他小数分频往往不能满足要求。人们希望有一中灵活的设计方法,只需在实验室就能设计分频器并能马上投入使用,更改分频系数不需要改变原器件或电路板,只需改变源程序,在数分钟内就能完成,并能马上使用。频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定

5、和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单,可采用标准的计数器或可编程逻辑器件设计实现。但在某些场合下,时钟源与所需的频率不成整数倍关系,此时可采用小数分频器进行分频。本文利用VerilogHDL硬件描述语言的设计方式,通过quartus进行仿真,设计基于FPGA小数分频器。本文采用一个整数分频和一个半整数分频来实现小数分频。随着超大规模集成电路的发展,利用FPGA小数分频为越来越多的设备如测量仪等提供更加精准的频率源,从而使的在国防、民用、医学、生物、物理、化学等方面有了更大进步空间。2

6、01FPGA及VHDL简介1.1什么是FPGAFPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言(Verilog或VHDL)所完成的电路设计,可以经过简单的综合与布局,快速的烧录至FPGA上进行测试,是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的

7、组合功能比如解码器或数学方程式。在大多数的FPGA里面,这些可编辑的元件里也包含记忆元件例如触发器(Flip-flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来,就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变,所以FPGA可以完成所需要的逻辑功能。  FPGA一般来说比ASIC(专用集成芯片)的速度要慢,无法完成复杂的设计,而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品,可以

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。