数字电路-实验四-计数器的设计与应用..讲课讲稿.ppt

《数字电路-实验四-计数器的设计与应用..讲课讲稿.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路-实验四-计数器的设计与应用..译码电路电源，用时连接信号输入最低位是A，脉冲源连续脉冲先1---0后0---1先0---1后1---0CC40192芯片功能D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端CR—清除端LD:置数端CPU:加法计数CP输入CPL:减法计数CP输入CO:进位输出端BO:借位输出端40192逻辑功能表74ls192功能表：输入输出CRLDCPUCPLD3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba01↑1××××加计数0

2、11↑××××减计数CC4013芯片引脚三、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。计数器种类繁多。根据计数体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类根据计数器的增减趋势不同,计数器可分为加法计数器——随着计数脉冲的输入而递增计数的；减法计数器——随着计数脉冲的输入而递减的,可逆计数器——既可递增、也可递减的。根据计数脉冲引人方式不同,计数器又可分为同步计数器——计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器——计数脉冲不是

3、直接加到所有触发器的时钟脉冲（CP）输入端。１．用D触发器构成异步二进制加/减计数器注意ABCD位置四、实验内容１．用D触发器构成异步二进制加/减计数器S端接输入:引脚6-8-6-8R端接输入:引脚4-10-4-10（先1后0）减法计数器构成：低位触发器的Q端与高一位的CP端相连接１、用D触发器构成异步二进制加计数器(1)按图接线，接至逻辑电平输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q1、Q0接逻辑电平显示插口，各接高电平“1”。（2）清零后，逐个送入单次脉冲，观察并列表记录Q3~Q0状态。（

4、3）将单次脉冲改为1Hz的连续脉冲，观察Q3~Q0的状态。（4）将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。（5）将图电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容（2），（3），（4）进行实验，观察并列表记录Q3~Q0的状态。2．测试40192的逻辑功能清零电路置数电路减计数电路3、用复位法构成五进制计数器4、计数器的级联使用此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢