数字电路与逻辑设计实验计数器的设计

《数字电路与逻辑设计实验计数器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电路与逻辑设计实验计数器的设计（设计性实验）电气信息工程学院一、实验目的1.掌握计数器74LS162的功能。2.掌握计数器的级联方法。3.熟悉任意模计数器的构成方法。4.熟悉数码管的使用。二、实验说明计数器器件是应用较广的器件之一。它有很多型号，各自完成不同的功能，供使用中根据不同的需要选用。本实验选用74LS162做实验用器件。74LS162引脚图见附录。74LS162是十进制BCD同步计数器。Clock是时钟输入端，上升沿触发计数触发器翻转。允许端P和T都为高电平时允许计数，允许端T为低时禁止Carry产生。同步预置端Load加低电平时

2、，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。74LS162的进位位Carry在计数值等于9时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。1.用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，获得M进制计数器。2.利用预置功能得到M进制计数器三、实验方法四、实验所用器件和仪器1.数字电路实验箱1套2.同步4位BCD计数器74LS1622片3.二输入四与非门74LS001片4.示

3、波器1台五、实验内容l.用1片74LS162和l片74LSOO采用复位法构成一个模7计数器。（1）自行设计电路，画出电路图。（2）用单脉冲做计数时钟，观测计数状态，并记录，写出状态转移表。（3）用1MHz连续脉冲做计数时钟，观测并记录QD、QC、QB、QA的波形。2.用1片74LS162和l片74LSOO采用置位法构成一个模7计数器。（1）自行设计电路，画出电路图。（2）用单脉冲做计数时钟，观测计数状态，并记录，写出状态转移表。（3）用1MHz连续脉冲做计数时钟，观测并记录QD、QC、QB、QA的波形。3.用两片74LS162和l片74LS00

4、构成一个模60计数器。自行设计电路，画出电路图。2片74LSl62的QD、QC、QB、QA分别接两个数码管的D、B、C、A。用单脉冲做计数时钟，观测数码管数字的变化，记录计数周期，检验设计和接线是否正确。4.用两片74LS162和l片74LS00构成一个模24计数器。五、参考实验方案１．采用复位法构成一个模7计数器，接线图如图1。图1复位法七进制计数器图2置位法七进制计数器２．采用置位法构成一个模7计数器，接线图如图2。３.采用复位法构成一个模60计数器，接线图如图３。图3复位法构成模60计数器４.采用置位法构成一个

5、模60计数器，接线图如图４。图4置位法构成模60计数器六、实验预习要求1.复习有关计数器部分内容。2.绘出各实验内容的详细线路图。3.拟出各实验内容所需的测试记录表格。4.查手册，熟悉实验所用各集成块的引脚　排列图。七、实验报告1、画出实验线路图，记录计数器状态转移表，绘出实验所得的波形图。对实验结果进行分析。2、总结使用集成计数器的体会。