成都 电子科技大学 本科 836数字电路(数字逻辑设计)第七章(1)

《成都 电子科技大学 本科 836数字电路(数字逻辑设计)第七章(1)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章时序逻辑设计原理锁存器和触发器同步时序分析同步时序设计数字逻辑设计及应用1基本概念逻辑电路分为两大类：组合逻辑电路（combinationallogiccircuit）时序逻辑电路（sequentiallogiccircuit）任何时刻的输出仅取决与当时的输入任一时刻的输出不仅取决与当时的输入，还取决于过去的输入序列电路特点：无反馈回路、无记忆元件电路特点：有反馈回路、有记忆元件2思考：能否只用一片1位全加器进行串行加法？？C1S0X0Y0C0XYCICOSXYCICOSXYCICOSC0S0S1SnX0Y0X1Y1XnYn串行加法器C1C2XYCICOSC2S

2、1X1Y1C1反馈利用反馈和时钟控制C3S2X2Y2C23暂存XYCICOSCi+1SiXiYiCiXYCICOSXYCICOSXYCICOSC0S0S1SnX0Y0X1Y1XnYn串行加法器C1C1时钟控制需要具有记忆功能的逻辑单元，能够暂存运算结果。利用反馈和时钟控制47.1双稳态元件QQ_L1100QQ_L电路有两种稳定状态：Q=1(1态)和Q=0(0态)——双稳电路（bistable）只要一接电源，电路就随机出现两种状态中的一种，并永久地保持这一状态。00115Vin1Vout1Vin2Vout2Vout2Vin2=Vin2=Vout2稳态stable亚稳态m

3、etastableQQ_LVin1Vout1Vin2Vout26所有的时序电路对亚稳态都是敏感的亚稳态特性稳态稳态亚稳态随机噪声会驱动工作于亚稳态点的电路转移到一个稳态的工作点上去QQ_L从一个“稳态”转换到另一个“稳态”需加一定宽度的脉冲（足够的驱动）77.2锁存器与触发器——是大多数时序电路的基本构件锁存器（Latch）根据输入，直接改变其输出（无使能端）有使能端时，在时钟信号的有效电平之内都可根据数据直接改变其输出状态触发器（Flip-Flop，F/F）只在时钟信号的有效边沿改变其输出状态87.2锁存器与触发器S-R锁存器具有使能端的S-R锁存器D锁存器边沿触发

4、式D触发器具有使能端的边沿触发式D触发器扫描触发器主从式触发器（S-R、J-K）边沿触发式J-K触发器T触发器9S-R锁存器QQLRS（1）S=R=0电路维持原态工作原理：00QQL或非门非门Qn+1=QnQLn+1=QLn新态原态10S-R锁存器QQLRS工作原理：10（2）S=0,R=1a.原态：Qn=0，QLn=101新态：Qn+1=0，QLn+1=1b.原态：Qn=1，QLn=0新态：Qn+1=0，QLn+1=1锁存器清0：Qn+1=0QLn+1=1即使S,R无效（=0）锁存器仍能锁定0态Reset10(a)QQLRS1001(b)0010111S-R锁存器

5、QQLRS工作原理：01（3）S=1,R=0a.原态：Qn=1，QLn=010新态：Qn+1=1，QLn+1=0b.原态：Qn=0，QLn=1新态：Qn+1=1，QLn+1=0锁存器置1：Qn+1=1QLn+1=0即使S,R无效（=0）锁存器仍能锁定1态Set01(a)QQLRS0110(b)0011012S-R锁存器QQLRS工作原理：（3）S=R=100Qn+1=QLn+1=0当S,R无效（=0）时，11QQN00亚稳态，对噪声敏感状态不确定“禁止”13S-R锁存器的功能描述SQRQL逻辑符号SQRQ逻辑符号QQLRSresetset清0置100000101001

6、1100101110111SR0100110*0*QnQn+1状态转移真值表00011011SR维持原态01100*0*QQL功能表14状态图S-R锁存器的功能描述0001110100011110QnSRQn+1Qn+1=S+R’·QnS·R=0特征方程约束条件01S=1,R=0S=0,R=1S=XR=0S=0R=X000001010011100101110111SR0100110*0*QnQn+1状态转移真值表15tpw(min)00011011SR维持原态01100*0*QQLSRQtpLH(SQ)tpLH(SQ)SRQQL传播延迟最小脉冲宽度16S-R锁存器

7、的动作特点输入信号在全部有效电平内，都能直接改变锁存器的状态（直接置位－复位触发器）输入端需遵守约束条件抗干扰能力最低当S=R=1，然后同时取消时S和R端输入信号脉冲宽度过小S和R端输入信号同时取反锁存器进入亚稳态17S-R锁存器（latch）S_L=R_L=111100100S_LR_L维持原态01101*1*QQLS-R锁存器功能表电路维持原态S_L=1,R_L=0Q=0,QL=1S_L=0,R_L=1Q=1,QL=0S_L=R_L=0Q=QL=1，不定状态QQLS_LR_LSR清0置1不定SQRQ逻辑符号18具有使能端的S-R锁存器SRCQQL