EDA技术及应用试卷B含答案.doc

《EDA技术及应用试卷B含答案.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《EDA技术与应用》试卷Ｂ一、填空题（共１0分，每题2分）1、EDA技术的应用范畴包括计算机辅助设计CAD、计算机辅助制造CAM、、等。2、实体定义中的端口模式用来说明端口上的数据流动方向，端口模式有以下几种IN、OUT、、。3、可编程逻辑器件按照结构复杂程度的不同，可将PLD大致分为简单可编程逻辑器件、、。4、信号的赋值采用符号，而变量的赋值符号为。5、进程语句本身是，但其内部的语句是由构成的。二、解释程序（第1题5分，第2题5分，第3题10分，共20分）1解释带有下划线的语句2说明该程序逻辑功能3改用WITH-SELECT语句编写下列程序。LIBRARY

2、ieee;USEieee.std_logic_1164.ALL;entityxuan2isport(a:instd_logic_vector(3downto0);sel:instd_logic_vector(1downto0);d:outstd_logic);endxuan2;architectureaofxuan2isbeginprocess(sel)begincaseseliswhen"00"=>d<=a(0);when"01"=>d<=a(1);when"10"=>d<=a(2);whenothers=>d<=a(3);endcase;endproce

3、ss;enda;三、判断下列程序是否有错误，如有则指出错误所在，并修改程序。（20分）程序一：ENTITYdecoder3_8ISPORT(a:INBIT_VECTOR(2DOWNTO0);y:OUTBIT_VECTOR(7DOWNTO0));ENDdecoder3_8;ARCHITECTUREbehOFdecoder3_8ISBEGINWITHaSELECTy<=“”WHEN“000”；“”WHEN“001”;“”WHEN“010”;“”WHEN“011”;“”WHEN“100”;“”WHEN“101”;“”WHEN“110”;“”WHEN“111”;EN

4、Dbeh;程序二：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;Entitybehavioralisport(a:inbit;b:inbit;equal:outstd_ulogic);endbehavioral;Architectureeqcomp4ofbehavioralisBeginifa=bthenequal<='1';elseequal<='0';endeqcomp4;四、分析下列程序功能，并将程序补充完整。（10分）Libraryieee;Useieee.

5、std_logic_1164.all;Entitymulti3isPort(a,b:instd_logic_vector(2downto0);y:outstd_logic_vector);endmulti3;architectureaofmulti3issignaltemp1:std_logic_vector(2downto0);signaltemp2:std_logic_vector(3downto0);begintemp1<=awhenb(0)=‘1’else“000”;temp2<=(a&‘0’)whenb(1)=‘1’else“0000”;y<=te

6、mp1+temp2+(‘0’&temp3);五、用VHDL编程设计一个4位二进制数的加/减法器，控制输入端为c，当c=1时，做加法运算；当c=0时，做减法运算。（20分）六、简答题（20分）1、什么是并行语句？什么是顺序语句？两者有何区别？2、信号和变量有何区别？《EDA技术与应用》试卷B答案一　填空题（共１0分，每题2分）1、EDA技术的应用范畴包括计算机辅助设计CAD、计算机辅助制造CAM、计算机辅助测试CAT、计算机辅助工程CAE等。2、实体定义中的端口模式用来说明端口上的数据流动方向，端口模式有以下几种IN、OUT、INOUT、BUFFER。3、可编

7、程逻辑器件按照结构复杂程度的不同，可将PLD大致分为简单可编程逻辑器件、复杂可编程逻辑器件、现场可编程门阵列。4、信号的赋值采用符号<=，而变量的赋值符号为:=。5、进程语句本身是并行语句,但其内部的语句是由顺序语句构成的。二解释程序（第1题5分，第2题5分，第3题10分，共20分）1解释带有下划线的语句2说明该程序逻辑功能3改用WITH-SELECT语句编写下列程序。LIBRARYieee;USEieee.std_logic_1164.ALL;entityxuan2isport(a:instd_logic_vector(3downto0);sel:inst

8、d_logic_vector(1downto0);d