欢迎来到天天文库
浏览记录
ID:59783286
大小:929.00 KB
页数:12页
时间:2020-11-24
《quarters加法器实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、加法器数字逻辑实验报告一、实验目的1.熟悉QuartusII软件的基本操作,了解各种设计方法(原理图设计、文本设计、波形设计)2.用VHDL语言设计一个加法器。3.用VHDL语言设计串行加法器、并行加法器。二、实验内容1、熟悉QuartusⅡ软件的基本操作,了解各种设计输入方法(原理图设计、文本设计、波形设计)2、用VHDL语言设计加法器、串行全加器、并行全加器,再利用波形编辑区进行逻辑功能仿真,以此验证电路的逻辑功能是否正确,最终在FPGA芯片上下载验证逻辑实现。三、实验原理1.全加器用途:实现一位全加
2、操作逻辑图真值表XYCINSCOUT0000000110010100110110010101011100111111VHDL程序数据流描述:波形图2.四位串行加法器逻辑图波形图3.74283:4位先行进位全加器(4-BitFullAdder)逻辑框图逻辑功能表注:1、输入信号和输出信号采用两位对折列表,节省表格占用的空间,如:[A1/A3]对应的列取值相同,结果和值[Σ1/Σ3]对应的运算是Σ1=A1+B1和Σ3=A3+B3。请自行验证一下。2、C2是低两位相加产生的半进位,C4是高两位相加后产生的进位输
3、出,C0是低位级加法器向本级加法器的进位输入。四、实验方法与步骤实验方法:采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台,采用的硬件平台是AlteraEPF10K20TI144_4的FPGA电路板。实验步骤:1、建立工程project,并命名顶层文件为JFQ,按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assignment/Device,选取芯片的类型。选择“FLEX10K——EPF10K20TI144_4”2、编写VHDL源代码。打开Quartu
4、sⅡ软件平台,点击File中得New建立一个VHDL文件。编写的文件名与实体名一致且为JFQ。VHDL如下:1、编译与调试。确定源代码文件为当前工程文件,点击Processing/ComplierTool进行文件编译。编译结果有错误或警告,则将要调试修改直至文件编译成功。2、波形图。在编译成功后,新建一个波形文件VectorWaveformFile开始设计波形。点击Edit/Insert/Insertnodeorbus,按照程序所述插入节点。设置endtime为2μs,网格大小为100ns。设置x,y,c
5、in的输入波形,cin的输入波形为网格大小200ns的“01”连续时钟变化信号,y的输入波形为网格大小100ns的“01”连续时钟变化信号,x的输入波形为网格大小100ns的“01”连续时钟变化信号。点击ProcessingGenerateFunctionalSimulationNetlist,创建仿真时序网表。然后在Assingmentsetting中选择SimulatorSettings——Functional,再点击StartSimulation进行功能仿真。6、FPGA芯片编程及验证。首先进行
6、管脚锁定。点击AssignmentPins进入管脚锁定窗口,将x、y、cin锁定到三个输入管脚,cout、s锁定到两个输出管脚。点击Processing/ComplierTool进行编译,成功后就即可将程序下载到芯片。把电路板连接到电脑上,点击ToolsProgrammer,进入下载到芯片窗口,选择好硬件及驱动后就可以点击Start进行下载了。7、建立工程CXSWQJQ,并命名顶层文件为CXSWQJQ,重复第一步;8、编写VHDL源代码。打开QuartusⅡ软件平台,点击File中得New建立一个文件
7、。编写的文件名与实体名一致且为CXSWQJQ,点击File/Saveas以“.vhd”为扩展名存盘文件。VHDL设计源代码如下:6、将加法器的VHDL文件引入顶层文件夹中,与此VHDL文件一起重复3-6步;7、建立工程BXSWQJQ,并命名顶层文件为BXSWQJQ,重复第一步;8、编写VHDL源代码。打开QuartusⅡ软件平台,点击File中得New建立一个文件。编写的文件名与实体名一致且为BXSWQJQ,点击File/Saveas以“.vhd”为扩展名存盘文件。VHDL设计源代码如下:9、将加法器的V
8、HDL文件引入顶层文件夹中,与此VHDL文件一起重复3-6步;五、实验结果与分析1、编译过程a)编译过程、调试结果2、写好的VHDL文件要先点击ProcessingAnalyzeCurrentFile分析当前文件,成功后进行语法编译ProcessingStartStartAnalyze&Synthesis。若编译出错,则检查代码,进行调试,再进行以上操作,直至成功。b)结果分析及结论代码结构语法均正确,故编译通过。1、功
此文档下载收益归作者所有