《寄存器与计数器》PPT课件.ppt

《《寄存器与计数器》PPT课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第6章寄存器与计数器6.1寄存器与移位寄存器主要内容：触发器构成的寄存器集成寄存器74LS374/74HC374/74HCT374移位寄存器的五种输入输出方式触发器构成的移位寄存器4位集成移位寄存器74LS194移位寄存器的应用举例6.1.1寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。上述寄存器的寄存时间？10101010集成寄存器74LS175课外查资料：了解集成寄存器74LS373与74LS374。74LS175真值表6.1.2移位寄存器移位寄存器的5种输入输出方式：（a）串行输入/右移

2、/串行输出（b）串行输入/左移/串行输出（c）并行输入/串行输出（d）串行输入/并行输出（e）并行输入/并行输出1.串行输入/串行输出/并行输出移位寄存器：下图所示为边沿D触发器组成的4位串行输入/串行输出移位寄存器。串行输入1010（a）寄存器清零0000000（c）第2个CP脉冲之后（d）第3个CP脉冲之后0000（e）第4个CP脉冲之后1010例6-1对于图6-4所示移位寄存器，画出下图所示输入数据和时钟脉冲波形情况下各触发器输出端的波形。设寄存器的初始状态全为0。2.集成电路移位寄存器常用集成电路移位

3、寄存器为74LS194，其逻辑符号和引脚图如图所示。例6-2利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器。例6-3由集成移位寄存器74LS194和非门组成的脉冲分配器电路如图所示，试画出在CP脉冲作用下移位寄存器各输出端的波形。6.2异步N进制计数器主要内容：异步n位二进制加、减计数器电路异步n位二进制计数器电路的构成方法异步3进制加计数器电路异步6进制加计数器电路异步非二进制计数器电路的构成方法能够对输入脉冲个数进行计数的电路称为计数器。一般将待计数的脉冲作为CP脉冲。电路结构：触发器＋门电

4、路。N个触发器可表示N位二进制数。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······6.2.1异步n位二进制计数器1.异步2位二进制加计数器工作原理分析异步2位二进制减计数器2.异步n位二进制计数器其构成具有一定的规律：(a)异步n位二进制计数器由n个触发器组成，每个触发器均接成T′触发器。(b)各个触发器之间采用级联方式，其连接形式由计数方式（加或减）和触发器的边沿触发方式（上升沿或下降沿

5、）共同决定。例子6.2.2异步非二进制计数器1.异步3进制加计数器异步3进制加计数器以异步2位二进制加计数器为基础构成。要实现这一点，必须使用带异步清零端的触发器。计数脉冲Q1Q00001012103114（再循环）00计数脉冲Q1Q00001012103（再循环）00异步3进制加计数器电路如下计数到11的瞬间就清零110异步3进制加计数器输出波形：2.异步非二进制计数器构成方式与上述3进制计数器一样，即采用“反馈清零”法。如：异步6进制加计数器电路可在3位2进制加计数器电路基础上实现。异步6进制加计数器电路

6、计数到110的瞬间就清零11006.3同步N进制计数器主要内容：同步2位二进制加、减计数器电路同步3位二进制加、减计数器电路同步n位二进制计数器电路的构成方式同步5进制加计数器电路同步10进制加法计数器电路6.3.1同步n位二进制计数器1.同步2位二进制计数器工作原理分析2.同步3位二进制计数器3.同步n位二进制计数器计数器的构成具有一定的规律，可归纳如下：（a）同步n位二进制计数器由n个JK触发器组成；（b）各个触发器之间采用级联方式，第一个触发器的输入信号J0＝K0＝1，其它触发器的输入信号由计数方式决定

7、。如果是加计数器则为：如果是减计数器则为：6.3.2同步非二进制计数器同步非2n进制计数器的电路构成没有规律可循，可采取“观察”法，其具体构成过程见书p1581.同步5进制加法计数器2.同步10进制加计数器电路6.4集成计数器主要内容：同步二进制加计数器74LS161的逻辑功能同步十进制加/减计数器74LS192的逻辑功能异步二进制加法计数器74LS93的逻辑功能异步十进制加法计数器74LS90的逻辑功能采用74LS161构成小于16的任意进制加计数器采用74LS90构成小于10的任意进制加计数器采用两片74

8、LS161构成小于256的任意进制加法计数器采用两片74LS90构成小于100的任意进制加法计数器6.4.1集成同步二进制计数器其产品多以四位二进制即十六进制为主，下面以典型产品74LS161为例讨论。①异步清零。当CLR=0时，不管其它输入信号的状态如何，计数器输出将立即被置零。②同步置数。当CLR=1（清零无效）、LD=0时，如果有一个时钟脉冲的上升沿到来，则计数器输出端数据Q3～Q0等于计数器