欢迎来到天天文库
浏览记录
ID:48585632
大小:740.00 KB
页数:28页
时间:2020-01-23
《寄存器与计数器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、3.3.1四个D锁存器或触发器构成的四位寄存器3.3.2移位寄存器而所谓“移位”,就是将寄存器所存各位数据,在每个移位脉冲的作用下,向左或向右移动一位。根据移位方向,常用的有三种:寄存器左移(a)寄存器右移(b)寄存器双向移位(c)寄存器有七种:并入并出、右移、左移、循环右移、循环左移、并入右移、右移并出并行输出4位右移移位寄存器时钟方程:状态方程:1.单向移位寄存器并行输出4位左移移位寄存器时钟方程:状态方程:2、双向移位寄存器M=0时右移M=1时左移3、集成双向移位寄存器74LS1943.4计数器计数器的功能和分类1.
2、计数器的作用记忆输入脉冲的个数;用于定时、分频、产生节拍脉冲及进行数字运算等等。2.计数器的分类按工作方式分:同步计数器和异步计数器。按计数功能分:加法计数器、减法计数器和可逆计数器。按计数器的计数容量(或称模数)来分:各种不同的计数器,如二进制计数器、十进制计数器、N进制计数器等等。3.4.1同步二进制计数器同步计数器的特点:在同步计数器内部,各个触发器都受同一时钟脉冲——输入计数脉冲的控制,因此,它们状态的更新几乎是同时的,故被称为“同步计数器”。例:三位二进制同步加法计数器。三位二进制同步加法计数器Q2Q2J2K2Q
3、1Q1J1K1Q0Q0J0K0&计数脉冲CP1用计数方法同步二进制计数器分析步骤:1.先列写控制端的逻辑表达式:J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0:来一个CP,它就翻转一次;Q1:当Q0=1时,它可翻转一次;Q2:只有当Q1Q0=11时,它才能翻转一次。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP2.再列写状态转换表,分析其状态转换过程。200100111101010000000110013010000011011401111111110051000000111
4、01610100111111071100000111118111111111000CPQ2Q1Q0J2=K2=J1=K1=J0=1K0=1Q2Q1Q0Q1Q0Q1Q0Q0Q0原状态控制端下状态,,,CPQ0Q1Q23.还可以用波形图显示状态转换表。思考题:试用D触发器设计一个M=8的二进制同步加法计数器电路。Q0的输出的波形的频率是CP的1/2。Q1的输出的波形的频率是CP的1/4。Q2的输出的波形的频率是CP的1/8。二分频四分频八分频2用移位寄存器构成同步二进制计数器环形计数器结构特点即将FFn-1的输出Qn-1接到F
5、F0的输入端D0。工作原理根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0。即当连续输入CP脉冲时,环形计数器中各个触发器的Q端,将轮流地出现矩形脉冲。结构特点状态图即将FFn-1的输出Qn-1接到FF0的输入端D0。扭环形计数器能自启动的4位扭环形计数器3.4.2异步计数器异步计数器的特点:在异步计数器内部,有的触发器直接受输入计数脉冲控制,有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲,因此各个触发器状态变换的时间先后不一,故被称为“异步计数器”。
6、Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲三位二进制异步加法计数器例:三位二进制异步加法计数器。Q0Q1Q221000101010101000101011011100000101作业:试画出三位二进制异步减法计数器的电路图,并分析其工作过程。异步计数器优点:电路简单、可靠。异步计数器缺点:速度慢。Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲三位二进制异步加法计数器选用4个CP上升沿触发的D触发器,分别用FF0、FF1、FF2、FF3表示。2、十进制异步计数器状态图输出方程:十进制异步加法计数器时序图时钟方程选择时
7、钟脉冲的一个基本原则:在满足翻转要求的条件下,触发沿越少越好。中规模集成计数器及其应用同步四位二进制计数器74LS161返回74LS161是常用的四位二进制可预置的同步加法计数器,它可以灵活地运用在各种数字电路,以及单片机系统种实现分频器等很多重要的功能;同步四位二进制计数器74LS161图3-3574LS161的外引线图状态输出图3-3674LS161的逻辑符号并行输入CP输入74LS161的功能表CP上升沿有效异步清0功能最优先同步并行置数CO=Q3Q2Q1Q0CTT任意进制计数器任意进制计数电路的构成1.反馈归零法(
8、1)六进制的构成输出QC和QB经过与非门又返回74LS161的清零端,构成六进制计数器74LS161QCQDQAQB六进制74LS161QCQDQAQB十二进制与非门与非门2、反馈预置数法构成十进制计数器输出QD和QA经过与非门又返回74LS161的置数端,构成十进制计数器132546714121310
此文档下载收益归作者所有