ch6半导体存储器ppt课件.ppt

《ch6半导体存储器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章半导体存储器1主要内容：微型机的存储系统、分类及其特点半导体存储芯片的外部特性及其与系统的连接高速缓存2§6.1概述主要内容：微型机的存储系统半导体存储器的基本概念存储器的分类及其特点两类半导体存储器的主要区别3微型机的存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来构成存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。4两种存储系统Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器（内存，主存）磁盘存储器（外存，辅存）5半导体存储器存储器是计算机中用来记录信息的设备。由能够表示二进制数“0”和“1

2、”的、具有记忆功能的一些物理器件组成。能存放一位二进制数的物理器件称为一个存储元。若干存储元构成一个存储单元。6内存储器的分类(P228~)内存储器随机存取存储器（RAM）只读存储器（ROM）7随机存取存储器（RAM）RAM静态存储器（SRAM）动态存储器（DRAM）8只读存储器（ROM）只读存储器掩模ROM一次性可写ROM(PROM)EPROMEEPROMFLASHMEMORY9主要技术指标存储容量存取时间和存取周期平均故障间隔时间（MTBF）（可靠性）功耗CPU读写存储器的时间必须大于存储芯片的额定存取时间10§6.2随机存取存储器主要掌握：SRAM与DRAM的主要特点几

3、种常用存储器芯片及其与系统的连接11一、静态存储器SRAM特点(P228)：存储元由双稳电路构成，存储信息稳定p19912典型SRAM芯片CMOSRAM芯片62256（32KB）：主要引脚功能与系统的连接使用1362256芯片的主要引线地址线：A0------A14；数据线：I/O0------I/O7；输出允许信号：OE；写允许信号：WE；选片信号：CS。1462256芯片与系统的连接D0~D7A0A14•••WEOECS1•••A0A14MEMWMEMR译码电路高位地址信号D0~D715译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将输入的一组高位地址信号通

4、过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。16全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。17部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。18二、动态随机存储器DRAM特点(P228)：存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新；速度相对较慢。19典型DRAM芯片2164A(P236~)2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分

5、时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。20主要引线RAS：行地址选通信号。用于锁存行地址；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=O数据写入WE=1数据读出WE：写允许信号21工作原理数据读出数据写入刷新22§6.3只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分类EPROM（紫外线擦除）EEPROM（电擦除）23一、EPROM特点：可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。24EPROM2764

6、8K×8bit芯片，其引脚与SRAM6264等完全兼容：地址信号：A0~A12数据信号：D0~D7输出信号：OE片选信号：CE编程脉冲输入：PGM252764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入的特点：每出现一个编程负脉冲就写入一个字节数据26二、EEPROM特点：可在线编程写入；掉电后内容不丢失；电可擦除。27典型EEPROM芯片28C64A8K×8bit芯片；13根地址线（A0~A12）；8位数据线（D0~D7）；输出允许信号（OE）；写允许信号（WE）；选片信号（CE）；状态输出端（RDY/BUSY）。28EEPROM的应用可通过编写程序实现对

7、芯片的读写，但每写入一个字节都需判断READY/BUSY端的状态，仅当该端为高电平时才可写入下一个字节。29四、闪速EEPROM特点：通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。30工作方式数据读出编程写入：擦除读单元内容读内部状态寄存器内容读芯片的厂家及器件标记数据写入，写软件保护字节擦除，块擦除，片擦除擦除挂起31§6.4高速缓存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构32Cache的基本概念由于CPU与主存之间在执行速度上存在较大的差异，