半导体存储器 ppt课件.ppt

半导体存储器 ppt课件.ppt

ID:59442928

大小:1.20 MB

页数:69页

时间:2020-09-17

半导体存储器 ppt课件.ppt_第1页
半导体存储器 ppt课件.ppt_第2页
半导体存储器 ppt课件.ppt_第3页
半导体存储器 ppt课件.ppt_第4页
半导体存储器 ppt课件.ppt_第5页
资源描述:

《半导体存储器 ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章第6章:6.1半导体存储器概述按速度由快到慢,容量由小到大,存储器可分为:cpu寄存器、高速缓冲存储器、主存储器、辅助存储器。本章介绍采用半导体存储器及其组成主存的方法CPUCACHE主存(内存)辅存(外存)第6章:6.1.1半导体存储器的分类按制造工艺分双极型存储器:速度快、集成度低、功耗大MOS型存储器:速度慢、集成度高、功耗低按信息存储方式分随机存取存储器RAM:可读可写、断电丢失只读存储器ROM:正常只读、断电不丢失详细分类,请看图示半导体存储器只读存储器(ROM)随机存取存储器(RAM)静态RAM(SRAM)动态RAM(DRAM)非易失RAM(NVRAM)掩膜式

2、ROM一次性可编程ROM(PROM)紫外线擦除可编程ROM(EPROM)电擦除可编程ROM(EEPROM)详细展开,注意对比第6章:⑴随机存取存储器RAM第6章:⑵只读存储器ROM掩膜ROM:信息制作在芯片中,不可更改PROM:允许一次编程,此后不可更改EPROM:用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程EEPROM(E2PROM):采用加电方法在线进行擦除和编程,也可多次擦写FlashMemory(闪存):能够快速擦写的EEPROM,但只能按块(Block)擦除6.1.2半导体存储器的性能指标1、存储容量存储容量=字数×字长=N×M(M为I/O电路数(数据线根数)

3、)存储单元数每单元的存储位数N=2n(n为地址线根数)2、存取速度一般用最大存取时间或存取周期来描述。存取周期愈短,其存取速度愈高3、功耗包括“维持功耗”和“操作功耗”。应在保证速度的前提下尽可能减小功耗,特别是“维持功耗”。4、可靠性可靠性一般是指存储器抗外界电磁场、温度等因素变化干扰的能力。平均无故障间隔时间可达几千小时以上。5、价格第6章:6.2.1半导体存储器芯片的结构①存储体存储器芯片的主要部分,用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片,控制读写操作第6章:①存储矩阵(存储体)存储体是存储1或0信息的电

4、路实体,它由许多个存储单元组成,可存储1位(位片结构)或多位(字片结构)二进制数据,每一位二进制数需要一个基本存储电路。存储体中的基本电路配置成一定的阵列并进行编址,因此也叫存储矩阵。存储芯片中基本存储电路的排列通常有:N×1、N×4、N×8三种。示例存储容量与地址、数据线个数有关:芯片的存储容量(N×M)=存储单元数×存储单元的位数=2n×Mn:芯片的地址线根数M:芯片的数据线根数译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码地址译码器单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构对地

5、址信号译码,有两种译码编址方法。单译码方式地址译码器只有一个,存储单元呈线性排列。译码输出的字选择线直接选中与地址码对应的存储单元。选择线数目较多,适用于小容量字结构存储器。双译码方式地址译码器有两个。减少芯片内的地址译码电路,但速度慢。选择线数目较少,适用于大容量的存储器。第6章:2.地址译码电路(1)单译码方式(2)双译码方式第6章:3.片选和读写控制逻辑片选端CS或CE有效时,可以对该芯片进行读写操作输出OE输出开放引线段,高电平有效,允许芯片内数据输出该控制端对应系统的读控制线写WE写开放引线段,低电平有效,控制写操作。有效时,数据进入被寻址的单元中该控制端对应系统的写

6、控制线R/W读/写控制引线端,高电平进行读操作;低电平进行写操作4、三态双向缓冲器1)数据输入/输出采用三态双向缓冲器控制,可方便地与系统数据总线相连接。2)读操作:CS、OE、R/W,WE为高,数据从基本存储电路经三态双向缓冲器传送至系统数据总线。写操作:CS为高,R/W,WE为低,数据从系统数据总线三态双向缓冲器传送至存储器中相应的基本存储电路。非读/写操作:CS、OE为低,三态双向缓冲器对系统数据总线呈现高阻状态,使存储器芯片与系统数据总线完全隔离。第6章:6.2.2静态RAMSRAM的基本存储单元是触发器电路;每个基本存储单元存储二进制数1位,由6个晶体管组成;许多个基

7、本存储单元形成行列存储矩阵;SRAM一般采用“字结构”存储矩阵:每个存储单元存放多位(4、8、16等)每个存储单元具有一个地址SRAM2114SRAM6264*1.静态基本存储单元电路构成(6个NMOS场效应管)图6-5NMOS静态基本存储电路工作过程读出字线为高电平,从位线读出数据。写入字线为高电平,从位线写入*2.静态RAM电路构成图6-7静态RAM芯片的结构示意图第6章:SRAM芯片2114存储容量为1024×418个引脚:10根地址线A9~A04根数据线I/O4~I/O1片选CS读写

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。