数字逻辑与FPGA设计 第四章时序电路分析ppt课件.ppt

《数字逻辑与FPGA设计 第四章时序电路分析ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字世界精彩无限第四章计算机学院：王伟第4章时序电路分析第5章时序电路设计第6章可编程逻辑器件第7章VHDL设计基础数字逻辑电路由两部分组成——组合逻辑电路，简称组合电路。时序逻辑电路，简称时序电路。回顾时序逻辑电路模型什么是时序逻辑电路？组合逻辑:当前的输出只与当前时刻的输入有关，与过去的输入历史无关。时序逻辑:当前的输出不仅与当前的输入有关，而且与过去的输入历史有关。时序逻辑电路模型：对于组合逻辑部分,输入分为：外部x1~xp；内部y1~yv输出分为：外部z1~zq；内部w1~wu存储电路接收w1~wu，并予以记忆；输出y1~yv就是记忆的内容回顾逻辑

2、门，三态门译码器，编码器全加器，比较器数据选择器奇偶校验器1.组合逻辑电路——回顾触发器寄存器计数器节拍发生器2.时序逻辑电路——时序逻辑的分类？♦同步时序逻辑电路采用统一的时钟脉冲，由脉冲触发状态的改变♦异步时序逻辑电路没有统一的时钟脉冲同步，状态的改变直接由输入信号引起（1）按工作方式分为：同步时序逻辑和异步时序逻辑CPCP：时钟脉冲。存储电路中的存储值仅当CP到来时刻发生改变。同步时序逻辑异步时序逻辑无CP脉冲。当输入变化时，存储电路中的存储值就会发生改变。（2）按输出中是否直接含有输入，分为：Mealy型和Moore型CPMealy型：输出是输入和

3、状态的函数CPMoore型：输出仅为状态的函数（3）按时钟和输入信号的作用方式，分为：脉冲型和电平型同步脉冲型：电路的状态仅在CP的上跳沿（或下跳沿）时刻发生改变。同步电平型：电路的状态在CP的高电平（或低电平）期间发生改变。异步脉冲型：电路的状态仅在各输入的上跳沿（或下跳沿）时刻发生改变。异步电平型：电路的状态在各输入的高电平（或低电平）期间发生改变。♦Mealy型时序电路电路输出不仅与电路现态有关，而且与电路输入有关♦Moore型时序电路电路输出仅与电路现态有关，而与电路该时刻的输入无关；或者根本没有Z输出，以线路的状态作为输出时序逻辑的分类第四章时序

4、电路分析触发器寄存器计数器节拍发生器触发器？是一种具有记忆功能的器件是能够存放二进制数字信号的基本单元。有两个互补的输出端Q和Q具有两个稳定状态——0状态和1状态在外界信号作用下，可以从一个稳态翻转为另一个稳态无外界信号作用，保持原来的稳态♦双稳态触发器的特点：触发器的分类按电路结构分按逻辑功能分基本RS触发器同步RS触发器主从触发器维持阻塞触发器负边沿触发器RS触发器D触发器T触发器T'触发器JK触发器常见：维持阻塞D触发器负边沿JK触发器按触发方式分电平触发边沿触发一、结构简单的基本RS触发器电路结构QQSdRd12电路原理RdSdQnQn+111设

5、00设1101设00设1010设01设1100设0不定设1不定保持置0置1不允基本R-S触发器♦优点：结构简单♦缺点：①输入存在约束，使用不便；②状态改变由输入直接控制。给使用带来局限性。♦用途：记忆输入状态集成芯片SN74LS279四R-S触发器在众多的触发器中，最基本的触发器就是基本R-S触发器其余的触发器都是在它的基础上进一步改进和完善后形成的二、时钟触发器为协调各部分的动作，让某些触发器于同一时刻动作，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。这个同步信号叫做时钟脉冲，简称时钟，用CP表示。受时钟脉冲控制的触发器称作钟

6、控触发器。触发方式有电平触发和边沿触发两种时钟脉冲控制触发器的工作特点：由时钟脉冲确定状态转换的时刻(即何时转换？)；由输入信号确定触发器状态转换的方向(即如何转换？)。1.维持阻塞D触发器逻辑符号：QQRdSdDCPDQnQn+1设0:Rd＝1Sd＝10设1:Rd＝10Sd＝1设0:Rd＝1Sd＝11设1:Rd＝11Sd＝1置0置1维持阻塞D触发器目的：解决“空翻”问题。维持阻塞线路的作用：仅当CP的上升沿出现的一瞬间，D端的数据才能置入触发器。功能描述①特征函数表(状态转换真值表）时钟D触发器DQn+10011DQnQn+1000010101111CP

7、＝1CP＝1QnQn+1D000011100111②激励表（驱动表）时钟D触发器逻辑功能描述③特征方程（特征表达式，次态方程）♦逻辑功能描述DQnQn+1000010101111CP＝111000101DQnQn+1=D01D=1D=0D=1D=0④状态图D触发器逻辑功能描述2.负边沿JK触发器逻辑符号：QQRdSdJKCP触发器的输出Qn+1取决于CP下降沿瞬间JK的信号JKQnQn+100设0:Rd＝1,Sd＝10设1:Rd＝1,Sd＝1101设0:Rd＝1,Sd＝10设1:Rd＝1,Sd＝1010设0:Rd＝1,Sd＝11设1:Rd＝1,Sd＝111

8、1设0:Rd＝1,Sd＝11设1:Rd＝1,Sd＝10保持置0置1