电子科技大学201320141数字系统EDA技术试卷.docx

《电子科技大学201320141数字系统EDA技术试卷.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子科技大学2013-2014学年第1学期期末考试卷课程名称：数字系统EDA技术考试形式：一页纸开卷考试日期：年月日考试时长：120分钟课程成绩构成：平时10%，期中0%，实验30%，期末60%本试卷试题由五部分构成，共9页。题号一二三四五合计得分得分一、单项选择题（共20分，共10题，每题2分）1．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；下面对综合的描述中，（）是错误的。A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构

2、相映射的网表文件B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的D.综合是纯软件的转换过程，与器件硬件结构无关2．使用程序包STD_LOGIG_1164中定义的数据类型时()。 A.可以直接调用    B.必须在库和包集合中声明 C.必须在实体中声明  D.必须在结构体中声明    3．下列标识符中，（）是不合法的标识符。A.State0      B.Not_Ack_0 

3、 C.9Count       D.signall4．下列关于CASE语句的描述不正确的是（）。A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。B.CASE语句中必须要有WHENOTHERS=>NULL；语句。C.CASE语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现 。D.CASE语句执行必须选中，且只能选中所列条件语句中的一条。5．以下对于进程PROCESS的描述，正确的是()。A.进程之间可以通过变量进行通信B.进程内部由一组并行语句来描述进程功能C.进程

4、语句本身是并行语句D.一个进程可以同时描述多个时钟信号的同步时序逻辑6．VHDL文本编辑中编译时出现如下的报错信息Error:  VHDLsyntaxerror:signaldeclarationmusthave‘；’，butfoundbegininstead.         其错误原因是（）。A.信号声明缺少分号。B.错将设计文件存入了根目录，并将其设定成工程。C.设计文件的文件名与实体名不一致。D.程序中缺少关键词。7．下列语句中，不属于并行语句的是()。   A.进程语句        

5、 B.CASE语句C.元件例化语句     D.条件信号赋值语句8．在元件例化语句中，用（）符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP中的信号名关联起来。A.=                     B.:=                           C.<=                   D.=>9.进程中的信号赋值语句，其信号更新是()。A.按顺序完成B.比变量更快完成C.在进程的最后完成D.以上都不对。10.若S1为”1010”,S2为”0101”，

6、下面程序执行后，outValue输出结果为：（）。libraryieee;useieee.std_logic_1164.all;entityex1_10isport(S1:instd_logic_vector(3downto0);S2:instd_logic_vector(3downto0);outValue:outstd_logic_vector(3downto0));Endex1_10;architecturertlofex1_10isbeginoutValue(3downto0)<=(S1

7、(2downto0)andnotS2(3downto1))&(S1(3)xorS2(0));endrtl;A、“0101”B、“0100”C、“0001”D、“0000”得分二、程序填空题。在横线上填上合适的语句，完成程序的功能。（共18分，共9空，每空2分）1．完成10位二进制无符号加法器电路的设计。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityEX2_1isport(a,b:instd_

8、logic_vector(9downto0);cout:outstd_logic;sum:outstd_logic_vector(9downto0));endEX2_1;architecturearchofEX2_1issignalatemp:std_logic_vector(10downto0);signalbtemp:std_logic_vector(10downto0);signalsumtemp:std_logic_vector(10downto0);begin atemp<='0'&a