2012_2013电子科技大学数字系统EDA技术试韄1

《2012_2013电子科技大学数字系统EDA技术试韄1》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2012-2013学年第2学期期末考试卷课程名称：数字系统EDA技术考试形式：一页纸开卷考试日期：2013年5月29日考试时长：120分钟课程成绩构成：平时10%，期中%，实验30%，期末60%本试卷试题由五部分构成，共8页。题号一二三四五合计得分得分一、单项选择题（共20分，共10题，每题2分）1．现场可编程门阵列的英文简称是（）。A.FPGAB.PLAC.PALD.PLD2．下列那个流程是正确的基于EDA软件的FPGA/CPL

2、D设计流程：（）。A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C.原理图/HDL文本输入→功能仿真→综合→编程下载→适配→硬件测试；D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试3．1987标准的VHDL语言对大小写是（）。A.敏感的B.只能用小写C.只能用大写D.不敏感4．下列关于信号的说法不正确的是（）。A.信号相当于器件内部的一个数据暂存节点。B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋

3、值起作用。D.信号在整个结构体内的任何地方都能适用。第7页共8页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5．下列关于变量的说法正确的是（）。A.变量是一个局部量，它只能在进程和子程序中使用。B.变量的赋值不是立即发生的。C.在进程的敏感信号表中，既可以使用信号，也可以使用变量。D.变量赋值的一般表达式为：目标变量名<=表达式。6．在VHDL语言中，下列对时钟边沿检测描述中，错误的是（）。A.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)

4、thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then7．在一个VHDL设计中，idata是一个信号，数据类型为integer，数据范围0to127，下面赋值语句正确的是（）。A.idata:=32;B.idata<=16#A0#;C.idata<=16#7#E1;D.idata:=B#1010#;8．不属于顺序语句的是（）。A.IF语句B.LOOP语句C.PROCESS语句D.CASE语句9．在VHDL中，含WAIT语句的进程PROCESS的括弧中（）加敏感信号，否则是非法的。A.可以B.不能C.必须D.有

5、时可以10．QUARTUSII不支持的输入方式是（）。A.文本输入B.原理图输入C.波形输入D.矢量输入得分二、程序填空题。在横线上填上合适的语句，完成程序的功能。（共12分，共6空，每空2分）1．在下面横线上填上合适的语句，完成数据选择器的设计。libraryieee;useieee.std_logic_1164.all;entitymux16is第7页共8页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……port(d0,d1,d2,d3:instd_logic_vector(15dow

6、nto0);sel:instd_logic_vector(downto0);y:outstd_logic_vector(15downto0));end;architectureoneofmux16isbeginwithselecty<=d0when"00",d1when"01",d2when"10",d3when;end;2．在下面横线上填上合适的语句，完成4-2优先编码器的设计。libraryieee;useieee.std_logic_1164.all;entitycode4isport(a,b,c,d:instd_logic;y0,y1:outstd_logic);end

7、code4;architectureartofcode4issignalddd:std_logic_vector(downto0);signalq:std_logic_vector(1downto0);beginddd<=;process()beginif(ddd(0)='0')thenq<="11";elsif(ddd(1)='0')thenq<="10";elsif(ddd(2)='0')thenq<="01";elseq<="00";endif;endprocess;y1<=q(1);