数字电子技术---实验九eda实验1

数字电子技术---实验九eda实验1

ID:25256129

大小:4.01 MB

页数:21页

时间:2018-11-19

数字电子技术---实验九eda实验1_第1页
数字电子技术---实验九eda实验1_第2页
数字电子技术---实验九eda实验1_第3页
数字电子技术---实验九eda实验1_第4页
数字电子技术---实验九eda实验1_第5页
资源描述:

《数字电子技术---实验九eda实验1》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验九EDA实验1作者:杨雪统稿:杨雪审稿:殷埝生电工电子实验中心实验目的1.掌握软件Max+plusII10的基本操作方法2.学会用Max+plusII10将74161接成十二进制计数器3.能够用Max+plusII10验证实验结果电工电子实验中心Max+plusII10简介Max+plusII(或写成Maxplus2,或MP2)是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为:QuartusII,主要用于设计新器件和大规模CPLD/FPGA)。使用MAX+P

2、LUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)建立设计,MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计,使用MAX+PLUSII,从设计输入到器件编程完毕,用户拿到设计好的逻辑电路,大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面,Maxplus2被公认为是最易使用,人机界面最友善的PLD开发软件,特别适合初学者使用。电工电子实验中心实验步骤1、启动Max+plusI

3、I,创建新项目双击桌面上的快捷图标,即可进入Max+plusII工作界面。单击开始菜单,也可进入Max+plusII工作界面。电工电子实验中心实验步骤2、新建图形文件点击file菜单下的new选项,进入新建文件对话框新建图形输入文件新建自定义符号文件新建文本输入文件,如VHDL新建波形输入文件选择第一个选项,创建图形输入文件电工电子实验中心实验步骤2、新建图形文件在工作区域空白处双击鼠标左键,弹出输入元件对话框。在symbolName中直接键入所需集成芯片型号,74161为集成计数器;and2为二输

4、入与门,and3为三输入与门,以此类推;or2为二输入或门,or3为三输入或门,以此类推;not为非门。输入电源为VCC,输入接地为GND。输入端和输出端用input和output表示。电工电子实验中心实验步骤2、新建图形文件不同的输入和输出端应更改他们的端口名,同名的端口被系统认为是接在一起的。双击端口名,可以更改端口的名称,不接在一起的端口必须采用不同的端口名。电工电子实验中心实验步骤2、新建图形文件最终画出原理图,并保存电工电子实验中心实验步骤2、新建图形文件按图示,将文件置顶。电工电子实验中

5、心实验步骤2、新建图形文件按图示,编译文件。电工电子实验中心实验步骤2、新建图形文件按图示,编译文件。点击start,开始编译编译完成后,若无错误,则编译成功;若报错,则逐个修改错误。电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系点击file菜单下的new选项,进入新建文件对话框选择第四个选项,创建波形输入文件电工电子实验中心实验步骤2、利用时序仿真检验逻辑关系输入输出点名称当前电平值时序波形区域电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系将原理图文件中的所有输入输出节点导入波形文件在

6、Name列上单击鼠标右键,选择“EnterNodesfromSNF…”电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系将所有节点导入波形文件点击List,列出所有节点点击=>,导出所有节点点击OK,完成节点导入电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系对输入节点的输入信号进行设置,输出节点信号不需要设置,由电路运行后产生。界面左侧为常用工具放大缩小输入低电平输入高电平输入未知电平输入时钟脉冲信号电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系由于本电路中只有CP一个为输入信号,所以

7、只需要设置CP脉冲信号。在CP列上单击鼠标左键,选中该行;单击左侧工具列中的输入时钟脉冲信号按钮;选择适当的起始电平和时钟周期,点击OK即可输入所需的时钟信号。设置好所有输入信号后,选择保存。注意,不要改变文件的名称和存储路径。因为该波形文件同前面编辑的图形文件是相互匹配的,故需要相同的文件名称(扩展名不同)和存储路径。电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系波形文件编辑好后,就可对前面绘制的电路图进行时序模拟仿真,观察其逻辑功能。单击MAX+plusII菜单下的Simulator选项在

8、弹出菜单中单击Start,即可开始时序仿真仿真结束后,单击openSCF,即可观察仿真结果电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系从时序图上观察逻辑功能系统默认为二进制的显示方式;也可自行修改为十进制或十六进制等其他显示方式。电工电子实验中心实验步骤3、利用时序仿真检验逻辑关系用其他进制的显示方式观察实验结果(1)只能将四位二进制数合并起来;(2)从四行带合并数据的第一行或第四行开始,按下鼠标左键,并按住拖动到四行都选中的状态;(3)在选中的四行波形上单击

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。