秦晓飞系列-EDA技术VHDL版-第3章 组合电路的VHDL设计ppt课件.ppt

《秦晓飞系列-EDA技术VHDL版-第3章 组合电路的VHDL设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章组合电路的VHDL设计主讲教师：秦晓飞上海理工大学光电学院第3章组合电路的VHDL设计本章摒弃传统的先介绍VHDL语法，再介绍用VHDL实现电路的方法这种学习顺序。而是采用倒叙的方式，先给出一些简单电路的VHDL例程，再学习其中涉及到的语法。§3.1多路选择器及其VHDL描述§3.2半加器及其VHDL描述§3.34选1多路选择器及其VHDL描述§3.4全加器及其VHDL表述§3.5乘法器及其VHDL表述3.1多路选择器及其VHDL描述3.1多路选择器及其VHDL描述3.1多路选择器及其VHDL描述此电路的VHDL描述

2、由两大部分组成由ENTITY引导的实体，描述电路的外部情况及各信号端口的基本性质。由ARCHITECTURE引导的结构体，描述电路的内部逻辑功能和电路结构。1、条件语句并行语句与顺序语句的概念。IF_THEN_ELSE语句属于顺序语句。条件表达式可以是一个值，也可以是复杂的逻辑或运算表达式。3.1多路选择器及其VHDL描述2、数据类型VHDL是一种强类型语言，任何一个数据对象（所有传输、存储的数据）都必须严格限定其取值范围和数据类型。有助于排错。常用数据类型有BIT、INTEGER、BOOLEAN、STD_LOGIC等。B

3、IT型的1是’1’,1是INTEGER型。3.1多路选择器及其VHDL描述3、进程语句由PROCESS引导的语句称为进程语句，进程语句内部包含的语句必须是顺序语句。一个结构体中可以包含多个进程语句，多个进程语句之间是并行的。PROCESS后的(a,b,s)是敏感信号列表，通常要求将进程中的所有输入信号都放在敏感信号列表中。敏感信号列表中任一信号发生变化，则该PROCESS被执行一遍。3.1多路选择器及其VHDL描述4、端口语句和端口信号名由PORT引导的语句称为端口语句，()内为端口信号列表。5、端口模式3.1多路选择器及

4、其VHDL描述IN：输入端口OUT：输出端口INOUT：双向端口，如RAM的数据口BUFFER：缓冲端口，BUFFER回读的信号不是由外部输入的，而是内部产生、向外输出的信号6、关键字KeyWord，大小写不敏感。3.1多路选择器及其VHDL描述7、标识符Identifier，用户自定义，大小写不敏感。“--”后是注释符号，注释内容不参加逻辑综合。3.1多路选择器及其VHDL描述3.2半加器及其VHDL描述3.2半加器及其VHDL描述VHDL程序三大部分，其中第一部分可省略，另外两部分必须存在。3.2半加器及其VHDL描述

5、1、实体表达与实体名一个含有图3-8所示的完整程序结构的VHDL表达称为设计实体。实体定义语法结构规定如下：e_name是实体名，用户自定义，通常根据相应电路的功能确定，如couter4b，adder8等。但不能与EDA软件工具中的库元件名相同，如or2，latch等。也不能用数字起头，如74ls14等。p_name是用户自定义的端口信号名，port_m是端口信号方向。data_type是数据类型。3.2半加器及其VHDL描述2、结构体表达结构体表达语法结构规定如下：arch_name是用户自定义的标识符，通常叫bhv或者

6、根据结构功能确定。“说明语句”不是必须有的，它用来说明和定义数据对象、数据类型、元件调用声明等。“功能描述语句”是必须有的，它给出相应的电路功能描述，可以是并行语句、顺序语句或混合语句。ENDENTITYxx,ENDARCHITECTURExx是VHDL’93标准格式，VHDL’87标准格式是END或ENDxx。目前大多EDA工具，这两种标准都兼容。3.2半加器及其VHDL描述3、标准逻辑位数据类型STD_LOGIC例3-1和3-2分别用用BIT和STD_LOGIC型。STD_LOGIC包含了BIT，下面给出其程序包定义：

7、0-强逻辑0；1-强逻辑1；L-弱逻辑0；H-弱逻辑1；X-强未知；W-弱未知；U-未初始化；‘-’-忽略；Z-高阻态。大部分综合器常用Z和-（也有的综合器用X代替-）描述三态中的高阻态。因此STD_LOGIC中的9种状态只有0、1、Z、X（或-）这几种是可综合的，其他的只能用于VHDL仿真。但他们大多能在现实电路中找到对应现象，如某输出为高时，对应1，若串100kΩ电阻则为H，若串1MΩ电阻则为Z，X和-与数电卡诺图中任意值有对应关系。3.2半加器及其VHDL描述4、赋值符号和逻辑操作符赋值符号<=两边的信号数据类型必须

8、一致。驱动表达式中任何一个信号发生变化，此表达式就被重新计算一遍。驱动的含义是激励源或赋值源。逻辑操作符有7种，只能对BIT、BOOLEAN、STD_LOGIC类型数据进行操作。3.2半加器及其VHDL描述5、设计库和标准程序包设计库及其中的程序包是用来定义数据类型和函数的。如BIT数据类型的定义放在S