第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt

第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt

ID:59479490

大小:404.00 KB

页数:11页

时间:2020-09-14

第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt_第1页
第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt_第2页
第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt_第3页
第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt_第4页
第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt_第5页
资源描述:

《第3章-组合电路的VHDL设计(四)—习题ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、习题3-2画出与以下实体描述对应的原理图符号元件。.习题3-4给出1位全减器的VHDL描述;最终实现8位全减器。要求:.习题3-4给出1位全减器的VHDL描述;最终实现8位全减器。要求:(1)首先设计1位半减器,然后用例化语句将它们连接起来,图3-18中h_suber是半减器,diff是输出差(diff=x-y),s_out是借位输出(s_out=1,x

2、给出1位全减器的VHDL描述;最终实现8位全减器。要求:(3)以1位全减器为基本硬件,构成串行借位的8位减法器,要求用例化语句来完成此项设计(减法运算是x-y-sun_in=difft).习题3-5用VHDL设计一个3-8译码器,要求分别用(条件)赋值语句、case语句、ifelse语句或移位操作符来完成。比较这4种方式中,哪一种最节省逻辑资源。(1)case语句实现:.习题3-5用VHDL设计一个3-8译码器,要求分别用(条件)赋值语句、case语句、ifelse语句或移位操作符来完成。比较这4

3、种方式中,哪一种最节省逻辑资源。(2)if_else语句实现:.习题3-6设计一个比较电路,当输入的8421BCD码大于5时输出1,否则输出0。.习题3-9设计一个格雷码至二进制数的转换器。.习题3-10利用if语句设计一个3位二进制数A[2:0]、B[2:0]的比较器电路。对于比较(AB)、(A=B)的结果分别给出输出信号LT=1、GT=1、EQ=1.习题3-14用循环语句设计一个7人投票表决器。.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。