第8讲第7章FPGA系统电路设计ppt课件.ppt

第8讲第7章FPGA系统电路设计ppt课件.ppt

ID:58697153

大小:8.93 MB

页数:85页

时间:2020-10-04

第8讲第7章FPGA系统电路设计ppt课件.ppt_第1页
第8讲第7章FPGA系统电路设计ppt课件.ppt_第2页
第8讲第7章FPGA系统电路设计ppt课件.ppt_第3页
第8讲第7章FPGA系统电路设计ppt课件.ppt_第4页
第8讲第7章FPGA系统电路设计ppt课件.ppt_第5页
资源描述:

《第8讲第7章FPGA系统电路设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、伴随FPGA器件的发展,FPGA的应用已经渗透到各个领域,从家用电器、医疗设备、工业控制和军事领域都能看到FPGA的应用。第7章以算法设计、信号处理、信号检测、人机接口等几个不同方面的系统设计为例,给出FPGA系统设计思路、设计参考程序、性能分析等内容,提供FPGA应用的设计参考。7.1信号发生器设计7.2数字电压表设计7.3有限状态机设计7.4存储器设计第7章FPGA系统电路设计7.1信号发生器设计设计要求:用FPGA实现信号发生器,根据输入信号的控制可以输出递增锯齿波、递减锯齿波、三角波、阶梯波、方波和正弦波等6种信号,且设置两种不同频率的信号输出。再将FPGA与

2、数模转换器DAC连接,用示波器测试DAC的输出,观测6种信号波形。通过信号发生器的设计,掌握数字信号发生器电路的设计及其调试方法。结构框图:根据设计要求,构造信号发生器的结构框图,如图所示。分频网络:根据已有时钟信号的频率、实际产生信号的频率以及D/A转换器时钟频率的需求,决定分频网络分频系数的设计。信号产生:产生所需的各种信号,根据信号特点不同,可以有多种产生方式,例如,用计数器直接产生三角波等信号输出。或者采用查找表方式产生正弦波信号,用计数器产生存储器的地址,在存储器中存放正弦波信号输出的数据。信号控制:控制模块可以用数据选择器实现,用6选1数据选择器实现对6种

3、信号的选择。D/A控制器:按照D/A转换器的时序要求,D/A控制器产生D/A转换器的控制信号,将波形数据经过D/A控制器送入D/A转换器,将数字信号转换为模拟信号,产生模拟信号输出。7.1.1信号发生器设计原理信号产生信号控制D/A控制器时钟信号选择信号输出信号分频网络D/A转换器FPGA频率控制1.信号产生原理和设计递增锯齿波设计为例:利用计数器产生递增锯齿波信号。设计复位信号reset使输出清零,高电平有效;reset为低电平时,在输入时钟信号clk的作用下,设计一个8位二进制加法计数器,输出信号依次从全0变为全1,计为全1后恢复为全0,不断循环,从而产生递增锯齿

4、波信号输出。程序设计参考下一页。正弦波信号设计为例:利用ROM产生正弦波信号。首先用计数器产生存储器的地址,接着读取存放在存储器中的正弦波信号数据。程序设计可以参考第4章4.5节关于层次化设计中的完整设计举例。产生递增锯齿波信号的程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysignal1is--产生递增锯齿波模块signal1port(clk,reset:instd_logic;--复位信号reset,时钟信号clkq:outstd_logic_vecto

5、r(7downto0));--输出信号q,8位数字信号endsignal1;architectureaofsignal1isbeginprocess(clk,reset)variabletmp:std_logic_vector(7downto0);beginifreset='1'then--复位信号reset=1有效,启始状态tmp:="00000000";elsifrising_edge(clk)then--复位信号无效,时钟信号有上升沿iftmp="11111111"then--计数值全1,恢复到全0状态tmp:="00000000";elsetmp:=tmp+1

6、;--加法计数endif;endif;q<=tmp;--信号输出,产生递增锯齿波信号endprocess;enda;2.数模控制原理和设计数模转换芯片:采用美国AnalogDevices公司的AD7528数字/模拟转换器。AD7528:是一款双路、8位的数字/模拟转换器,其外部引脚如图所示。工作电源5~15V,功耗小于15mW,可直接产生电压输出。AD7528内部包含两个数据锁存器,通过数据输入端DB0~DB7传送,控制输入端决定数据存入哪个数据锁存器。AD7528工作方式:如表所示。表中H表示高电平,L表示低电平,×表示任意。保持保持×H×保持保持××H写保持HLL

7、保持写LLLDACBDACAAD7528工作时序:如图所示,用FPGA编程控制AD7528时,必须严格按照其工作时序,尤其注意要满足各信号的建立和保持时间。禁止数据输入:片选信号为高电平时。实现数模转换:片选和写控制均为低电平,AD7528的模拟输出端对DB0~DB7数据总线输入端的活动做出响应,输入数据直接影响模拟输出,实现数模转换。实现数据锁存:当片选和写控制信号变为高电平时,DB0~DB7输入端上的数据被锁存。采用状态机的方式编程:通过状态机实现FPGA对AD7528的控制,按要求依次输出控制信号,连接示意图如图所示。FPGA的dac输出信号与

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。