实验一 伪随机码发生器实验.doc

《实验一 伪随机码发生器实验.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一伪随机码发生器实验电科1103杨帆一、实验目的1、掌握伪随机码的特性。2、掌握不同周期伪随机码设计。3、用基本元件库和74LS系列元件库设计伪随机码。4、了解ALTERA公司大规模可编程逻辑器件EPM7128SLC84内部结构和应用。5、学习FPGA开发软件MAXPLUSⅡ，学习开发系统软件中的各种元件库应用。6、熟悉通信原理实验板的结构。二、实验仪器1、计算机一台2、通信基础实验箱一台3、100MHz示波器一台三、实验原理伪随机码是数字通信中重要信码之一，常作为数字通信中的基带信号源；扰码；误码测试；扩频通信；保密通信等领域。

2、伪随机码的特性包括四个方面：1、由n级移位寄存器产生的伪随机序列，其周期为-1；2、信码中“0”、“1”出现次数大致相等，“1”码只比“0”码多一个；3、在周期内共有-1游程，长度为i的游程出现次数比长度为i+1的游程出现次数多一倍；例如：四级伪码产生的本原多项式为X4＋X3+1。利用这个本原多项式构成的4级伪随机序列发生器产生的序列为：111100010011010四、实验内容及步骤1、在MAXPLUSⅡ设计平台下进行电路设计1.1四级伪随机码发生器电路设计电路原理图如图1-2所示。在MAXPLUSII环境下输入上述电路，其中：df

3、f------单D触发器xor------二输入异或门nor4------四输入或非门not------反相器clk------时钟输入引脚（16M时钟输入）8M------二分频输出测试点引脚nrz------伪随机码输出引脚