7位伪随机码发生器设计

7位伪随机码发生器设计

ID:5214240

大小:412.50 KB

页数:2页

时间:2017-12-06

7位伪随机码发生器设计_第1页
7位伪随机码发生器设计_第2页
资源描述:

《7位伪随机码发生器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、南昌大学实验报告学生姓名:学号:专业班级:电子092班实验类型:□验证□综合R设计□创新实验日期:实验成绩:课题一7位伪随机码发生器设计一、实验目的1、了解数字信号的波形特点;2、掌握D触发器延时设计数字电路的原理及方法;3、熟悉Multisim10.0软件的使用。二、设计要求设计一个7位伪随机码发生器,输出相对码,要求输出的波形没有毛刺和抖动,波形稳定效果好。三、实验原理与仿真电路要产生7位伪随机码,根据M=2n-1=7,所以n=3,需要3个D触发器,在32KHz正弦波或方波的时钟信号触发下,第三个D触发器输出端产生1110010的7位伪随机绝对码。由于要输出相对码,故

2、须将an与bn-1异或产生bn信号(0100011),这里用到了第四个D触发器,电路如下:其中函数信号发生器产生32KHz正弦信号,D触发器的U2A的5脚输出7位伪随机绝对码,U3A异或门输出的信号为bn,输入的两个信号分别为an和bn-1。用逻辑分析仪可以观察信号an和bn-1的波形。四、实验波形如图,最上方波形为7为伪随机绝对码,中间的为7位伪随机相对码,波形无延时,稳定。达到实验设计要求。五、实验心得与体会通过本次设计实验,复习巩固了数字电路逻辑设计的知识,对于D触发器延时有了更进一步的认识,同时也熟练了Multisim软件的使用,为后续综合设计实验打下了基础。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。