在 IC 设计中应用 STA 处理时序问题的方法-论文.pdf

《在 IC 设计中应用 STA 处理时序问题的方法-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第4期微处理机No．42014年8月MICROPROCESS0RSAug．，2014在IC设计中应用STA处理时序问题的方法孙佳佳，赵庆哲(中国电子科技集团公司第四十七研究所，沈阳110032)摘要：当代数字Ic的设计规模和复杂性在不断增加，验证工作也越来越困难，特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式，通过应用工具软件，来对设计时序进行分析。主要探讨了在Ic设计当中对于时序违例的一些处理方法。关键词：数字IC；静态时序分析；建立时间；保持时间DOI编码：10．3969／j．issn．1002—2279．2014．04．005

2、中图分类号：TN492文献标识码：B文章编号：1002—2279(2014)04—0015—04ProcessWayforTimingViolationbVSTAinICDesignSUNJia—jia，ZHAOQing—zhe(The47thResearchIr~tituteofChinaElectronicsTechnologyGroupCorporation，Shenyang110032，China)Abstract：WithincreasinginscaleandcomplicationofthedigitalICdesign，theverificat

3、ionbecomesmoredifficulty，especiallytheSTAisgettingextremelyimportantunderthisbackground．NowtheCADisusedintheICdesigntoanalysistiming．ThispapermainlydiscussesthesolutionoftimingviolationinICdesign．Keywords：DigitalIC；StaticTimingAnalysis；Setuptiming；HoldTiming于寄存器之问的延迟较小，导致后一个数据追赶上1引言

4、了前一个数据，从而将前一个数据冲掉，导致逻辑错当代数字Ic的设计规模和复杂性在不断增加，误。而建立时问的违背则是相邻的两个寄存器之间设计的时序验证已经成为制约成品率的一个重要因组合逻辑路径的延迟较大，导致在时钟上升边沿到素。是否能够全面分析设计时序关系到产品的成来的时候，有效数据还没有到达，此时寄存器存储的败。然而，设计过程中不可避免地会出现一些与要是有效数据之前的数据，从而引起数据发生错误。求时序相违背的情况，怎样处理这些问题是静态时这两种时序违背的情况都会导致逻辑错误，是比较序分析的一个重要方面。本文主要阐述了在设计中典型的违背情况，也是静态时序分析的重点

5、，关系到对静态时序分析时序违例的处理方法。整个系统的功能正确性，因此，我们着重探讨如何分析并处理这两种时序问题。当然，对于静态时序分2静态时序分析中时序分析对象析而言，其本身并不改变设计的逻辑功能，而是通过在静态时序分析中，时序分析工作主要检查设一些手段方式来检查导致时序问题的原因并提供给计的建立时间和保持时间，即setuptiming和hold后端设计者作为时序修正参考。timing。关于以上检查目标的概念，这里就不再赘3时序违背的处理方法述。设计的时序违背主要体现在这两个时序目标的违背。图1是保持时问违背的情况，图2是建立时这是本文论述的重点。作者在实际工

6、作中，总间违背的情况。结出了静态时序分析中对于时序问题的方式方法：从图1可以知道，保持时间的违背在电路上是对于保持时间的违背，其实质是相邻寄存器之间的相邻两个寄存器之间的组合逻辑路径延迟过小，导组合路径延迟不够，因此，我们可以试着从增加组合致前一个寄存器的数据在时钟边沿有效期的后段存逻辑的延迟人手来解决这个问题，常用的办法是在人了后一个寄存器中，从而导致逻辑混乱。也即由逻辑路径中插人bufer或delay元件。但是究竟插作者简介；孙佳佳(1980一)，女，辽宁沈阳人，工程师，主研方向：集成电路设计。收稿日期：2013—12—27·16-微处理机人什么元件还需视

7、电路情况而定。对于图1的情设计规则比如最大转换时间的违背，因此每增加一况，我们可以利用静态时序分析工具软件在cl／个delay，都要评估其对整体时序的影响。对于delayU36／Y(NAND2X2M)与cl／data—clr一1一reg／D和buffer两种元件，我们应当如何选择插人路径呢?(DFFRHQX8M)之间插入一个delay元件，这个元件一个基本原则就是如果保持时间的违背情况比较严的作用是增加相关逻辑路径上的延迟，从而解决保重，可以考虑加入delay，如果不十分严重，可以考虑持时间的问题，但是这样做的一个不良影响就是如插入buffer。同时还要兼顾上

8、下级电路的驱动能力果加入的延迟过大，可