ambit buildgates在高速asic设计中的sta应用

ambit buildgates在高速asic设计中的sta应用

ID:33588245

大小:88.84 KB

页数:10页

时间:2019-02-27

ambit buildgates在高速asic设计中的sta应用_第1页
ambit buildgates在高速asic设计中的sta应用_第2页
ambit buildgates在高速asic设计中的sta应用_第3页
ambit buildgates在高速asic设计中的sta应用_第4页
ambit buildgates在高速asic设计中的sta应用_第5页
资源描述:

《ambit buildgates在高速asic设计中的sta应用》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、WestStarChipsINC.AmbitBuildGates在高速ASIC设计中的STA应用梁林王裕刘晶亮成都威斯达芯片有限责任公司概论在复杂的深亚微米超大规模集成电路设计中,如何尽快地满足静态时序分析(StaticTimingAnalysis)是众多的设计公司需要面对的棘手的重要技术之一[1][2]。近年来EDA工具的迅速发展为解决这一重要的难题,提供了多种选择方案,例如Synopsys公司的physicalcompiler和Cadence公司的EnvisiaPKS(PhysicalKnowledgeableSynthesis)。无可置疑,通过有效地使用这

2、些工具可以在一定程度上缩短产品的设计周期,增加设计产品的一次成功率。然而这些工具需要把前端RTL的逻辑设计,综合和后端的布局布线合并起来,进行统筹考虑。这样的安排,显然与目前的起步设计公司需利用后端服务公司的发展格调不合,况且这些工具动辄数十万美元的高昂价格,更不是目前国内集成电路设计公司所能负担的。成都威斯达芯片设计公司利用性价比良好的Cadence公司的AmbitBuildGates4.0工具,配合后端布局布线的服务公司,成功地完成了0.18μm百万门电路布局布线后的静态时序分析,以下是我们使用AmbitBuildGates4.0工具的一些心得体会。一、Am

3、bitBuildGates4.0的简介AmbitBuildGates不仅能对百万门级的自顶向下的设计进行综合,而且它还包含了一个功能强大的STA工具。本文将集中描述如何有效地使用Ambit的这套STA工具来配合后端的STA验证。在今天以ASIC芯片为基础的设计流程里,芯片设计工程师必须在各个芯片设计流程的步骤中面对各种不同的时序问题[3]。这就要求STA工具必须快速、准确地进行时序分析,在生成版图前尽量减少反复时间,力求最高的效率。在使用AmbitBuildGates4.0的过程中,我们充分领会到了它的独有特性。该工具采用了高质量的、快速、全芯片式的时序引擎,能

4、确保进行大容量和高性能的芯片级别分析[4]。同时,它还能完成多种不同设计风格的分析,如包括上、下边沿触发的多时钟设计和由借用时钟引起的达到级别敏感的锁存等等。它的特性主要包括:1、可以分析分级或展开的网表不同于其它的时序分析工具,AmbitBuildGates4.0可以对分级的网表或展开的网表进行分析[5],由于百万门的设计一般具有相当复杂的体系结构和多级的层次关系,因此能直接对多级的层次关系进行分析而不必展开分析是AmbitBuildGates4.0的一项显著的优点。多层次结构由于保持了较好的可读性和对象可操作性,在网表生成到完成版图的各个步骤上都将带来相当的

5、便利,已经逐渐成为了主要的网表格式。在我们的实际应用中,设计顶级模块向下包含了多个层次的模块。对这样的一个系统作STA分析,AmbitBuildGates4.0将采用由上至下的优化方法。AmbitBuildGates4.0首先保持设计中的层次关系,并且将这种关系定义为相关的上下文,在对时序约束具体分析时,这种上下文关系将产生如下的影响。工具首先会确定整个系统顶级的时序约束要求,根据这个要求和所获得的上下文关系,整个时序约束会由顶层模块向下推至各等级的模块中,根据上一层次的时序要求确定每个底层的模块的时序要求,以便每个低等级的模块能够被设置正确的约束,从而在优化过

6、程后整个得到最佳的优化结果。很明显,即使此时有更高层次的模块将这一个系统组合进去,已经优化后的底层模块可以保持正确的连接而不受其影响。然而,可以预见的是,用这种方法对分级式网表做分析时,优化将被局限到每一个层次内每一个具体的模块内部,任何经过模块边界的Page1WestStarChipsINC.逻辑信号相关的逻辑将不可能得到优化,这就表明了此时如果能够将这些相关的模块展开,理论上可以得到更好结果。对于AmbitBuildGates4.0对于多层次网表处理的这个局限性,我们在整个设计中有如下的认识:首先,应该对功能模块进行合理的划分,合理的划分功能和层次可以最大限

7、度的减少经过逻辑边界的信号数目,从而能保证更多的功能逻辑可以被综合。其次,任何时序临界路径不应该经过模块和层次边界,这一点需要工程师严格保证。通过将以上两个原则应用到系统设计中,我们就可以通过使用AmbitBuildGates4.0对多层次系统的百万门级设计使用多层次分析方法来得到理想的优化结果。当然,在实际过程中,即使在设计之初有些路径没有规划好,也可以通过直接将相关的部分模块展开进行优化,具体的情况可以灵活掌握。出于其余的应用要求和目的,AmbitBuildGates4.0也完全可以对展开的网表进行优化,在这种情况下,由于没有上下文的限制,通常会导致相对长的

8、优化时间。综上所述,Am

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。