实验二-组合逻辑电路(半加器、全加器).docx

《实验二-组合逻辑电路(半加器、全加器).docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。2.验证半加器和全加器的逻辑功能。3.学会二进制数的运算规律。二、实验仪器及材料74LS00二输入端四与非门3片74LS86二输入端四异或门1片74LS54四组输入与或非门1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。（1）.用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。（3）

2、.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。（4）.将运算结果与实验比较。表2.1输入输出ABCY1Y20000000101010110111110010101111101011110Y1=A+BY2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。图2.2（1）.在实验仪上用异或门和与门接成以上电路。A、B接电平开关K，Y，Z接电平显示。（

3、2）.按表2.2要求改变A、B状态，填表。表2.2输入端A0011B0101输出端Y0110Z00013.测试全加器的逻辑功能。（1）.写出图2.3电路的逻辑表达式。（2）.根据逻辑表达式列真值表。表2.3AiBiCi-1YZX1X2X3SiCi00000111000010111010010101011001111011011001010110101110110111000111011110111011（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。4.测试用异或、与或和非门组成的全

4、加器的逻辑功能。全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。（2）.找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。（3）.当输入端Ai、Bi及Ci-1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。表2.4AiBiCi-1CiSi0000000101010010111010001101101101011111Y=A’B+AB’Z=CX

5、1=A’B+C’+ABX2=A’B’+AB+CX3=A’B+AB’+C’Si=A’B’C’+A’BC’+AB’C+ABCCi=AC+AB+BC一、总结或实验遇到的问题实验中要注意先连接完线路后，进行检查，然后在打开电源，测量数据。