存储系统3134练习题课件.ppt

《存储系统3134练习题课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章存储系统3.1~3.4的有关练习题一、填空题1、某计算机字长16bit，存储器存储容量为1MB，若按字编址，那么它的寻址范围是（）。2、某SRAM芯片容量为512X8位，除电源和地线外，该芯片的引出线最小数目应为（）。3、DRAM靠（）存储信息，所以需要定期（）。4、在DRAM存储器中，存储器的读出时间比写入时间（）。5、主存储器的性能指标主要是（）、（）、存储周期和存储器带宽。主存用（）来区分不同的存储单元。6、存储芯片并联的目的是为了（），串联的目的是为了（）。7、三级存储系统是指（）这三级。8、在多层次存储系统中，

2、上一层次的存储器比下一层次存储器（）、（），每位成本高。9、相联存储器是按（）访问的存储器，同时也具备按（）访问的能力。二、判断题1、多体交叉存储器主要解决扩充容量的问题。2、双端口存储器之所以能高速读写，是因为采用了流水技术。3、在CPU和内存之间增加cache的目的是为了增加内存容量，同时加快存取速度。4、CPU访问存储器的时间是由存储体的容量决定的，容量越大，访问存储器所需时间越长。5、因为DRAM是破坏性读出，必须不断地刷新。6、RAM中的任何一个单元都可以随时访问。7、ROM中的任何一个单元不能随机访问。8、一般情

3、况下，ROM和RAM在主存储器中是统一编址的。9、在当今的计算机系统中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O发出的。10、DRAM和SRAM都是易失性半导体存储器三、综合题1、指出下列存储器哪些是易失性的？哪些是非易失性的？哪些是破坏性读出的？哪些是非破坏性读出的？SRAM，DRAM，Cache，磁盘，光盘2、通常情况下SRAM由哪几部分组成？简述各部分的作用。存储体，地址译码驱动电路，I/O电路（读写电路），控制电路。3、与SRAM相比，DRAM在电路组成上有什么不同之处？解答：DRAM还要有动态刷新

4、电路；。另外，一般DRAM地址引线一般只有一半，用RAS、CAS来区分接收的是行地址或列地址；DRAM没有CS引脚，芯片扩展时用RAS代替其作用。4、设有存储器容量为1MB，字长为32位，若按以下方式编址，请写出地址寄存器、数据寄存器各为多少位？编址范围为多大？（1）按字节编址；（2）按半字编址；（3）按字编址。5、有4片Intel2114芯片，如图连接。问：（1）图示的连接组成了几部分存储区域？共有多大的存储容量？字长是多少？（2）写出每部分存储区域的地址范围。（3）说明图中存储器的地址是否连续，若不连续，怎样修改才能使存储

5、器的地址是连续的？A9~A0CS2114-1WEI/O3~I/O0A9~A0A9~A0A9~A0CSCSCS2114-22114-32114-4WEWEWEI/O3~I/O0I/O3~I/O0I/O3~I/O0与与与…………R/WD7┇D0A15A14~A10A9~A0CPUMREQ6、试用Intel2116构成64KX8bit的存储器，该存储器采用奇偶校验。（1）求共需要多少片2116芯片？（2）画出存储体连接示意图；（3）写出各芯片RAS*和CAS*的形成条件；（4）若芯片内部存储元排列成128X128的矩阵，芯片刷新周期

6、2ms，采用异步刷新方式，问存储器的刷新信号周期是多少？RAS*CAS*A6~A0WE*16KX1bitDinDoutIntel2116的逻辑符号解题要点：用DRAM芯片组成存储器时，通常只画存储体的构成，而不画与CPU的连接解答（1）16KX1位作8片位扩展得16KX8的模板；再用4块该模板进行字扩展得64KX8的存储器。∴共需要（8+1）X4=36片2116芯片。（2）存储体连接图如下页。（3）RAS*有效时，A6~A0即行地址锁存；CAS*迟后于RAS*有效，将A13~A7锁存。RAS*和CAS*形成图见下页。16KX

7、1123456789WE*RAS3*CAS3*A6~A0（A13~A7）16KX1WE*DoutD8~D0RAS2*CAS2*R/WDinWE*16KX116KX1RAS0*CAS0*RAS1*CAS1*WE*Y0Y1Y2Y3A14A15与与t1t2RAS0*CAS0*t2=t1+△tRAS*和CAS*的形成条件：RAS0*=（A15*•A14*•t1）*CAS0*=（A15*•A14*•t2）*RAS1*=（A15*•A14•t1）*CAS1*=（A15*•A14•t2）*RAS2*=（A15•A14*•t1）*CAS2*=

8、（A15•A14*•t2）*RAS3*=（A15•A14•t1）*CAS3*=（A15•A14•t2）*（4）128行的刷新。异步刷新即2ms内分散地将128行刷新一遍。刷新信号周期为：2ms/128=15.6㎲。即每隔15.6㎲产生一次刷新请求，刷新一行。7、描述CPU访问