《存储系统习题》PPT课件.ppt

《存储系统习题》PPT课件.ppt

ID:51645463

大小:1.80 MB

页数:52页

时间:2020-03-27

《存储系统习题》PPT课件.ppt_第1页
《存储系统习题》PPT课件.ppt_第2页
《存储系统习题》PPT课件.ppt_第3页
《存储系统习题》PPT课件.ppt_第4页
《存储系统习题》PPT课件.ppt_第5页
资源描述:

《《存储系统习题》PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章存储系统——习题课主讲赵力2007年4月知识概要一、关于主存储器基本概念存储介质——能表示二进制数1和0的物理器件存储元——存储1位二进制代码信息的器件存储单元——若干个存储元的集合,可以存放一个字或一个字节。地址——存储单元的编号存储器——计算机用来存放程序和数据的部件。SRAM——静态随机存储器DRAM——动态随机存储器ROM——只读存储器二、有关主存储器的技术指标存储容量字节数单元数×位数存取速度存取时间存取周期存储器总线带宽三、有关静态随机存储器SRAM存储元的读写原理静态MOS存储器存储体、地址译码、片选和

2、读/写控制静态SRAM芯片数据线、地址线、控制线RAM存储器的扩展位扩展、字扩展、字位同时扩展四、有关动态随机存储器DRAM存储元的读写原理DRAM芯片的特点DRAM的刷新五、有关高速存储器双端口并行存储器多体交叉存储器相联存储器六、有关高速缓存cachecache在存储体系结构中的位置,cache的目标定量分析cache的性能:命中率,cache的效率cache的基本工作原理,地址映射、替换策略、写策略七、有关虚拟存储器虚拟存储器的目的,与cache的异同之处虚拟存储器的基本工作原理,信息交换单位地址映射:段表、页表、快

3、表存储保护习题解释概念:主存、辅存、Cache、虚拟存储器、RAM、SRAM、DRAM、ROM、EPROM、CDROM、FlashMemory。计算机中哪些部件可用于存储信息,按其速度、容量和价格/位排序说明。什么是计算机存储器的层次结构?层次结构的特点和目的是什么?说明程序的局部性原理。说明存取周期和存取时间的区别。什么是存储器带宽?一、填空计算机中的存储器是用来存放的。存储器系统的层次结构是为了使整个计算机的存储系统在上接近最外层的存储器,在上接近最里层的存储器。对DRAM进行操作,有三种操作类型。cache的目的是。

4、虚拟存储器的目的是。程序和数据容量和价格性能读、写和刷新平衡CPU的执行速度和主存的存取速度不匹配的矛盾扩大主存容量、实现存储管理cache-主存的信息交换单位是;主存-虚存的信息交换单位是。相联存储器主要应用于。若存储器的数据总线宽度为32位,存取周期为200ns,则存储器带宽是。对DRAM进行刷新的方式有。其中具有较长的死时间,将存储器的读写周期放大一倍。块页cache的地址映射虚拟存储器的快表(32/8)/(200*10-9)=20MB/s集中式、分散式、异步式集中式分散式二、选择题主存和辅存的本质区别是。主存容量小

5、,而辅存容量大主存速度快,而辅存速度慢主存能够被CPU直接访问,而辅存不能主存易失,而辅存非易失下列因素中,与cache的命中率无关的是。主存的存取时间C.cache的组织方式块的大小D.cache的容量CA通用寄存器的设计适合采用高速存储器。多端口存储器多体交叉存储器相联存储器高速缓冲存储器已知虚地址为32位,页大小为4KB,页表每一项为4个字节,那么页表总容量为。4GBC.8MB4MBD.1MBAB(232÷212×4)【第一题】某RAM芯片,其存储容量为16K×8位,问:该芯片引出线的最小数目应为多少?存储器芯片的地

6、址范围是什么?【解】因存储单元的数量为=2,所以地址线根;字长位,所以数据线有根,加上控制线信号和信号,电源线和地线,所以该芯片引出线的最小数目应为根。地址范围为H~H。16K141488片选读写2600003FFF三、分析设计题【第二题】模块化存储器设计。已知某8位机的主存采用半导体存储器,地址码为18位,若使用4K×4位RAM芯片组成该机所允许的最大主存空间,并选用模块条的形式,问:若每个模块条为32K×8位,共需几个模块条?每个模块内共有多少片RAM芯片?主存共需多少RAM芯片?CPU如何选择个模块条?【解】由于主存

7、地址码给定位,所以最大存储空间为2,主存的最大容量为B;而每个模块条的存储容量为,故需要个模块条。因为使用4K×4位的芯片,所以模块内需要芯片片。模块内采用扩展方式。主存共需要RAM芯片。256K181832K8字位同时1612832K×8位的模块条的构成:模块条内使用16个4K×4位的RAM芯片拼成8组4K×8位,地址码的低12位(A0~A11)直接接到芯片地址输入端,地址码的高3位(A14~A12)通过3:8译码器输出,分别接到8组芯片的选片端。4K×44K×44K×44K×44K×44K×44K×44K×4……A12

8、A13A143:8译码器(74LS138)Y0Y7Y1Y2Y3Y4Y5Y6ABC使能端EA11~A0D7~D0WE32K×8的模块条A14~A0使能端ED7~D0WED3~D0D7~D432K×8模块……3:8译码器(74LS138)Y0Y7Y1Y2Y3Y4Y5Y6ABC32K×8模块32K×8模块32

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。