集成逻辑门和组合逻辑电路课件.ppt

集成逻辑门和组合逻辑电路课件.ppt

ID:57186983

大小:4.78 MB

页数:130页

时间:2020-08-02

集成逻辑门和组合逻辑电路课件.ppt_第1页
集成逻辑门和组合逻辑电路课件.ppt_第2页
集成逻辑门和组合逻辑电路课件.ppt_第3页
集成逻辑门和组合逻辑电路课件.ppt_第4页
集成逻辑门和组合逻辑电路课件.ppt_第5页
资源描述:

《集成逻辑门和组合逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第十章集成逻辑门与组合逻辑电路门电路:实现基本运算、复合运算的单元电路,如与门、与非门、或门······门电路中以高/低电平表示逻辑状态的1/0§10.1门电路获得高、低电平高/低电平都允许有一定的变化范围高、低电平在电子电路中的实现方法可用图3.2说明,图中S为一个受输入信号vi控制的开关,R为限流电阻,vo为输出;当S断开时,输出vo为高电平,而S闭合时,输出vo为低电平。逻辑电路中常用半导体二极管、三极管等来实现S的开关功能,此时它们工作在开关状态,即用输入信号vi来控制半导体二极管、三极管的导通和截止,并在输出端vo得到高、低电平输出。正逻辑:

2、高电平表示1,低电平表示0负逻辑:高电平表示0,低电平表示1一、二极管和三极管的开关特性1、二极管的开关特性开关闭合截止开关断开2、三极管的开关特性①当Vi=-V时,T的发射结反偏截止开关断开②当Vi=+V时,通常调节Rb使得Ib=Vcc/βRc则Ic趋于最大值而饱和,此时Vce=0.3V三极管饱和导通开关闭合注意:在数字电路中,三极管通常只有两种状态,即饱和导通与截止。导通二、基本逻辑门二极管的结构:PN结+引线+封装构成PN二极管的开关特性:高电平:VIH=VCC低电平:VIL=0VI=VIHD截止,VO=VOH=VCCVI=VILD导通,VO=V

3、OL=0.7V二极管的开关等效电路:1、二极管与门设VCC=3V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3VABY000010100111规定3V以上为10.7V以下为0列电压值表如下:(单位:V)ABCL000005050055500505550555真值表:ABCL00000010010001101000101011001111满足与运算的运算规律,故该电路实现与门。表达式为:L=ABC000000052、二极管或门设VCC=3V加到A,B的VIH=3VVIL=0

4、V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为0列电压值表如下:(单位:V)ABCL000005050055500505550555真值表:ABCL00000011010101111001101111011111满足或运算的运算规律,故该电路实现或门。表达式为:L=A+B+C055555553、非门电路列电压值表如下:(单位:V)AL05真值表:满足非运算的运算规律,故该电路实现非门。表达式为:50.3AL1100三、CMOS门电路MOS管的开

5、关特性MOS管的结构S(Source):源极G(Gate):栅极D(Drain):漏极B(Substrate):衬底金属层氧化物层半导体层PN结以N沟道增强型为例:以N沟道增强型为例:当加+VDS时,VGS=0时,D-S间是两个背向PN结串联,iD=0加上+VGS,且足够大至VGS>VGS(th),D-S间形成导电沟道(N型层)开启电压根据其结构和工作原理的不同,可分为N沟道增强型MOS管、P沟道增强型MOS管、N沟道耗尽型MOS管、P沟道耗尽型MOS管等四种,在数字逻辑电路中主要使用增强型MOS管,其符号及转移特性、漏极特性分别如图(a)、(b)所示

6、。(a)转移特性漏极特性(b)转移特性漏极特性增强型MOS管的特性曲线等效电路OFF,截止状态ON,导通状态用MOS管代替图中的开关S,就得到下图MOS管开关电路及其等效电路。(a)截止状态(b)导通状态当vI=vGSVGS(th)并且在vDS较高的情况下,MOS管工作在恒流区(即在给定vGS下,漏极电流iD恒定),随着vI的升高iD也增加,在负载电阻RD上的压降增大,输出vO(即vDS)随之下降。开关电路的输出为VOL,且VOL≈0。1.CMOS反相器逻辑关系:(设VDD>(VTN

7、+

8、VTP

9、),且VTN=

10、VTP

11、)(1)当Vi=0V时,TN截止,TP导通。输出VO≈VDD。(2)当Vi=VDD时,TN导通,TP截止,输出VO≈0V。2.CMOS与非门ABY001001010001010列电压值表如下:(单位:V)ABL001011101110真值表:与非门10103.CMOS或非门ABY00100100100010100列电压值表如下:(单位:V)ABL001010100110真值表:或非门4.CMOS异或门电路ABXL00101010011001105.CMOS三态门电路当EN=1时,TP2和TN2同时截止,输出为高阻状态

12、所以,这是一个低电平有效的三态门。当EN=0时,TP2和TN2同时导通,为正常的非门,输出6.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。