存储系统 掌握 68学时课件.ppt

存储系统 掌握 68学时课件.ppt

ID:57014747

大小:503.50 KB

页数:20页

时间:2020-07-26

存储系统 掌握 68学时课件.ppt_第1页
存储系统 掌握 68学时课件.ppt_第2页
存储系统 掌握 68学时课件.ppt_第3页
存储系统 掌握 68学时课件.ppt_第4页
存储系统 掌握 68学时课件.ppt_第5页
资源描述:

《存储系统 掌握 68学时课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、本章重点存储器层次结构是组成原理这门课的重点,大家在复习这一章的时候要注意Cache-主存-外存的层次结构,对比Cache-主存和虚拟存储器的相关思想、原理和方法。本章是综合应用题常考点,典型的考题包括Cache的三种不同映像方式的相关计算,以及虚存相关地址转换的内容。高速缓冲存储器(Cache)1.程序访问的局部性原理选择题点2.      Cache的基本工作原理要熟练掌握3.      Cache和主存之间的映射方式不同映射方式的对比,以及相关的计算,综合应用题点4.      Cache中主存块的替换算法理解不同的替换算法的思想

2、5.      Cache写策略了解写直达和回写的原理和目的熟练掌握虚拟存储器1.虚拟存储器的基本概念2.页式虚拟存储器3.段式虚拟存储器4.段页式虚拟存储器5.      TLB(快表)注意虚拟地址和物理地址的转换问题,如何查段表和页表;TLB的原理和作用;平均访问时间的计算等。熟练掌握1第7章存储系统7.1存储系统的层次结构衡量存储器有三个指标:容量、速度、价格/位1.一般DRAM作为主存,采用随机访问成本较高,而磁盘、光盘等作为辅存,一般为串行访问,成本较低。操作系统的发展,使得程序员可以摆脱主、辅存之间的人工定位,通过软硬件结合

3、,把主存和辅存统一成一个整体,形成主---辅层次,满足大容量、低成本的需求。2.主存和CPU之间一直保持了大约10倍的差距。这显然限制了CPU速度的潜力。硬件成本的降低,为了弥合这个差距,在CPU和主存之间设置高速缓存(cache),形成cache—-主存层次。要求cache在速度上能跟上CPU的要求。cache——主存层次完全由硬件实现。满足高速度,低成本的需要。cache主存辅存为满足容量的要求为满足速度的要求27.2.1cache存储器工作原理程序访问的局限性——对大量典型程序的运行分析结果表明,在一个较短的时间内,地址往往集中在

4、存储器逻辑地址空间很小的范围内。时间局部性——如果一个存储单元被访问,那么这个单元很快会被再次访问。如:循环要执行多次。空间局部性——如果一个存储单元被访问,那么这个单元的附近单元很快会被再次访问。根据局部性原理,在主存和CPU之间设置一个容量相对较小的高速缓存,让CPU访问高速缓存,来提高程序运行速度。Cache存储器介于CPU和主存之间,由SRAM构成,工作速度数倍于主存,全部功能由硬件实现。对程序员透明7.2高速缓冲存储器(cache)问题:由容量为C的cache和容量为M的DRAM构成的存储器容量是?由容量为N的ROM和容量为M

5、的DRAM构成的存储器容量是?MN+M3::::标记cache0123主存块号主存::::::::012m-1主存块号块内地址主存地址m(8位)b位块号块内地址cache地址c=(2)位b位CPU请求时,主存地址m位与cache标记比较,相等,则命中,直接访问cache。不同没命中,主存数据要调入cache。cache容量和块的大小会直接影响cache的命中率。cache容量大,成本高。容量小,命中率低。替换算法——不命中时,如何从主存中读出一块调入cache。通常由替换部件实现Cache存储的是主存的副本。如果程序执行过程中要

6、写入,就会遇到如何保持cache和主存数据的一致性问题。解决方法:1.暂时只写cache,并加标志注明,直到该字块从cache中被替换出来时,才一次性写入主存。称标志交换2.写入cache的同时也写入主存。称通过式写或写通。3.当被修改的单元不在cache时,还可以直接写主存。具有cache的存储器,平均存取时间=h·tc+(1-h)·(tc+tm)=tc+(1-h)·tmh:命中率tc:cache存取时间tm主存存取时间。访问cache同时也访问主存平均存取时间=h·tc+(1-h)·tm访问cache不命中再访问主存Cache的基本

7、结构4问题1.某机16MB,字长32位,cache容量2K字,采用直接映像,块长1字,确定主存和cache的地址格式。主存16MB,地址24位,cache容量2K*4字节,地址11+2=13位标记(或区号)=24-13=112.某机的机器周期为10ns,cache访问时间为1个周期,主存访问时间为20个周期,设命中率为95%,(1)求平均访问时间。(2)如果cache增加一倍而命中率提高到97%,因此机器周期延长到12ns,这样改动是否可取?(1)平均访问时间=10+(1-95%)*20*10=20ns(2)改动后的平均访问时间=12+

8、(1-97%)*20*12=19.2ns减少了0.8ns,但cache成本上升,是否值得还要综合考虑

9、11

10、211

11、251.地址映像把主存地址通过某种函数映像到Cache称地址映像。按照这种映像关系将主存地

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。