数字电路与逻辑设计--第六章(B).ppt

数字电路与逻辑设计--第六章(B).ppt

ID:56373523

大小:3.11 MB

页数:29页

时间:2020-06-14

数字电路与逻辑设计--第六章(B).ppt_第1页
数字电路与逻辑设计--第六章(B).ppt_第2页
数字电路与逻辑设计--第六章(B).ppt_第3页
数字电路与逻辑设计--第六章(B).ppt_第4页
数字电路与逻辑设计--第六章(B).ppt_第5页
资源描述:

《数字电路与逻辑设计--第六章(B).ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、6.4中规模移位寄存器6.4.1.中规模移位寄存器的功能1、移位方式的选择移位寄存器的移位方式有两种:左移方式和右移方式。中规模移位寄存器可以单方向移位,也可以通过移位控制端控制实现双方向移位。2、并行预置不是所有移位寄存器都具有并行预置功能。只有具有并行预置功能的移位寄存器,才有并入串出,并入并出的工作方式。6.4.1中规模移位寄存器的功能3、串行输入方式的选择4、置零功能串行输入有D触发器的方式输入,也有JK触发器的方式输入。有的移位寄存器的串行输入端有两个,两个输入作用到一个内部的与门,与门的输出才是移位

2、寄存器的串行输入。多数移位寄存器都具有置零(复位)功能,移位寄存器的置零功能一般都是异步置零,也有个别的移位寄存器是同步置零。6.4.2中规模移位寄存器介绍异步清零工作方式选择右移串入并行预置输入左移串入并行输出1、通用移位寄存器74LS194时钟输入通用移位寄存器74LS194异步清零,低电平有效。S0S1=11,同步预置。S0S1=01,右移。S0S1=10,左移。S0S1=00,保持。74LS194由D触发器构成。2、JK输入的移位寄存器74LS195异步清零‘1’移位‘0’预置串行输入为J、K方式。并行

3、预置输入并行输出互反串行输出时钟输入2、JK输入的移位寄存器74LS195异步清零,低电平有效。同步预置,低电平有效。右移位,QA的状态根据J、K的不同取值按JK触发器的规律变化。74LS195由JK触发器构成。3、具有与门输入的8位移位寄存器74LS164异步清零串行输入端两个移位输入A和B,加到一个内部的与门再输出到移位寄存器的输入。这可以在构成反馈移位寄存器时减少外部逻辑器件的使用。并行输出时钟输入3、具有与门输入的8位移位寄存器74LS164异步清零,低电平有效。右移位,QA的值根据A、B的不同取值按与

4、门的规律变化。74LS164由D触发器构成。4.具有预置功能的8位移位寄存器74LS166异步清零‘1’移位‘0’预置并行预置输入串行输入时钟禁止输入当CLKINH=0时,允许时钟输入,而CLKINH=1时,不允许时钟输入。串行输出4.具有预置功能的8位移位寄存器74LS166异步清零,低电平有效。同步预置,低电平有效。右移位74LS166由D触发器构成。保持6.5中规模移存器的应用6.5.1中规模移存器的扩展例6.5.1用74LS194构成8位双向移存器。D0D1D2D3D4D5D6D7Q0Q1Q2Q3Q4Q

5、5Q6Q7右移串行输入SR左移串行输入SLS1S0CP例6.5.1双向移位寄存器S1S0=001SL保持S1S0=01右移S1S0=10左移S1S0=11预置↑000000000清零1000000000100000010010110100101101↑6.5.2中规模移存器构成串-并变换器完成数据的串行—并行转换的关键在于控制信号的产生。保证能够在所需的数据都移入移存器时实现并行输出。例如,数据的长度是8位,控制信号应该保证8位数据串行移入移位寄存器后,产生一个控制信号去选通并行输出的选通门或者锁存器,把8位数

6、据一起并行输出。0011010110011000可见,关键在于输入8位串行码后,能获得一个转换完成的标志,并以此为依据输出选通信号,控制输出选通门或锁存器。8位串行—并行转换器M=16计数器8位移位寄存器8位锁存器DIQCQNQOOCCLR0↑000000000000↑00000000d0d000000001001d7d6d5d4d3d2d1d0↑高阻1d1d1d0000000或门d7d6d5d4d3d2d1d000008位串行—并行转换器仿真波形11010111000101011101011100010101

7、高阻000000001101011100000000高阻0000000100000011000001108位串行—并行转换器M=16计数器8位移位寄存器8位寄存器DIQCQNQOOCCLR0↑000000000000↑000000000d0d000000001001d7d6d5d4d3d2d1d0↑1高阻1d1d1d00000008位串行—并行转换器仿真波形11010111000101011101011100010101高阻00000000110101110000000000000001000000110000

8、0110高阻6.5.3中规模移存器构成并-串变换器数据的并-串变换是利用具有并行预置功能的移存器,先将数据并行置入移存器,然后在时钟的作用下逐位移出即可。并行-串行数据变换关键是通过逻辑电路控制并行数据的置入时机,当前一组数据全部移出时开始置入第二组数据。1110每8拍时钟完成一组数据的转换。0001d0d1d2d3d4d5d6d7d7↑d60d0d1d2d3d4d5d6↑d7→d6→

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。